High-End-Embedded-Computermodule
PICMG lässt sich in die COM-HPC-Karten schauen
Fortsetzung des Artikels von Teil 1
Gibt es weitere Gemeinsamkeiten?
Hat die zweite Ausführung auch mehrere Formate?
Eder: Das etwas kompakter designte COM-HPC/Client-Modul ist ebenfalls in zwei Footprint-Varianten mit 120 mm × 120 mm und 160 mm × 120 mm geplant und soll vornehmlich für High-End-Anwendungen im Embedded-Computing-Bereich eingesetzt werden. Über integrierte Videoschnittstellen wie DDI oder eDP/MIPI-DSI besitzt es im Gegensatz zum COM-HPC/Server-Modul auch die Möglichkeit, bis zu vier hochauflösende Displays anzusteuern. Zur Netzwerkanbindung stehen im Client-Modul bis zu zwei GbE-Schnittstellen via NBASE-T bereit. Mit Blick auf den Stromverbrauch zählen COM-HPC/Client-Module somit eher zu den energiesparenden Komponenten, während die auf maximale Konnektivität und Workload-Performance getrimmten COM-HPC/Server-Module eine entsprechend hohe Leistungsaufnahme einfordern. So sollen die Server-Module mit bis zu 300 W und die Client-Module mit maximal 200 W Leistung versorgt werden können. Hierzu sind im Primary Connector auf jedem COM-HPC-Modul beachtliche 28 Power-Pins reserviert.
Gibt es weiter Gemeinsamkeiten?
Eder: Alle COM-HPC-Module können zudem bis zu 64 PCIe-Lanes zum Carrier-Board ausführen und unterstützen PCIe bis hin zur Gen-5-Spezifikation, die Übertragungsraten von bis zu 32 Gbit/s je Lane erlaubt. Auf diese Weise lassen sich beispielsweise auch mehrere leistungsstarke GPGPUs für Machine-Learning anbinden. Die physikalische Anbindung der COM-HPC-Module auf das Träger-Board erfolgt über zwei Konnektoren mit je 400 Pins, sodass insgesamt 800 Pins zur Verfügung stehen. Mit beinahe doppelt so vielen Pins zum Träger-Board wie beim COM-Express-Standard sind in der COM-HPC-Spezifikation also auch erheblich mehr Interconnects möglich.
Was sind die Zielmärkte für die neue Modulklasse?
Isquith: Der COM-HPC-Standard adressiert Applikationen mit besonders hohen Leistungsanforderungen, wie sie beispielsweise für Server-basierte Anwendungen in eher rauen Umgebungen gelten, wie man sie in Edge-Infrastrukturen für Carrier und die industrielle 4.0 Fertigung, im Outdoorbereich und auch in Fahrzeugen aller Art vorfindet. COM-HPC-Server-Module werden überall dort zum Einsatz kommen, wo große Datenmengen mit möglichst geringer Latenz verarbeitet werden müssen – und wo eine Weiterleitung der Daten zur Verarbeitung in zentralen Clouds und wieder zurück zu viel Zeit in Anspruch nehmen würde. Ein Beispiel hierfür ist die Infrastruktur für autonomes Fahren, die sehr schnelle Reaktionszeiten erfordert und deshalb nur über einen leistungsfähigen Edge-Server-Layer am Rand der Cloud zu realisieren ist. Auch die zukünftige Stromversorgung, die nicht mehr nur von wenigen großen, sondern zunehmend von vielen mittleren und sehr vielen kleinen und kleinsten Stromerzeugern gespeist wird, ist auf solche leistungsfähigen Edge-Server-Lösungen angewiesen. So lässt sich das Stromnetz in intelligente Subnetze und Microgrids unterteilen, innerhalb derer die Edge-Server-Infrastruktur unmittelbar und in der geforderten Echtzeit auf aktuelle Schwankungen wie Stromspitzen oder Stromsenken reagieren kann. All diese neuen Herausforderungen sind mit dem bisherigen COM-Express-Standard, nicht mehr so einfach abzubilden.
Wird auch PCIe 6.0 in der Spezifikation berücksichtigt?
Eder: COM-HPC wird mit bis zu 64 PCIe-Lanes zum Carrier-Board den PCIe-Standard Gen 5.0 mit 32 Gbit/s je Lane unterstützen und wird aller Voraussicht auch das Potenzial haben, auch mit dessen Nachfolger PCIe Gen 6.0 klarzukommen. Da die vollständige Ratifizierung von PCIe Gen 6.0 jedoch erst für das Jahr 2021 geplant ist, kann es natürlich noch Änderungen geben, die dagegen sprechen. Es ist sichergestellt, dass auch PCIe Gen 6.0 abwärtskompatibel zu PCIe Gen 5 sein wird. Bei PCIe Gen 6 wird die Modulation von NRZ (Non Return to Zero, also klassisch 0 oder 1) auf eine PAM4 (Pulsamplitudenmodulation mit vier Stufen) gesetzt. Die Taktfrequenz ändert sich nicht, es werden aber pro Takt zwei statt bisher nur ein Bit übertragen. Diese Technologie wird zum Beispiel schon lange bei MLC-Flash-Speichern verwendet. Basierend auf den Vorabinformationen zu PCIe 6.0 ist COM-HPC auch für diesen kommenden Technologiesprung gerüstet, da der verwendete Stecker schon heute für 56 Gbit/s PAM4 spezifiziert ist.
Was ist der Zeitrahmen für die Standardisierung von COM-HPC?
Isquith: Wir planen die Herausgabe eines Pre-Releases mit Angaben zu Pinout und Mechanik noch für das dritte Quartal 2019. Von diesem Zeitpunkt an werden das Pinout und die Mechanik der Module nicht mehr geändert, sodass die Mitglieder der PICMG-COM-HPC-Arbeitsgruppe bereits mit ihren Designs beginnen können. Die endgültige COM-HPC-Spezifikation soll dann im ersten Quartal 2020 ratifiziert werden. Erste Produkte oder zumindest Previews der ersten COM-HPC-Module werden dann voraussichtlich ebenfalls in Q1 2020 von Mitgliedern der PICMG-COM-HPC-Arbeitsgruppe gezeigt werden.
Jobangebote+ passend zum Thema
- PICMG lässt sich in die COM-HPC-Karten schauen
- Gibt es weitere Gemeinsamkeiten?
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Embedded Computing
CoMs im Vergleich (Teil 1)
Prozessoren
Welcher Prozessor ist der Richtige für mein IoT-Projekt?
embedded world 2020
Konferenz-Programme stehen fest
