Session 17, »Hardware Focus IV – SoC«, Mittwoch, 25. Februar, 09:30-17:30
System on Chip ist ein ganz heißes Thema. Der Drang nach immer kleineren Lösungen zwingt, immer mehr Funktionseinheiten auf einem Chip zu vereinigen. Die Stunde der FPGAs scheint gekommen – wenn auch nicht überall einsetzbar, so steigt die Zahl möglicher Anwendungen doch stark an. Gleich am Anfang der SoC-Session referiert Prof. Gessler, seit Jahren erfolgreich im FPGA-Design unterwegs, über den System-Level-Designflow. Er stellt DSP- und FPGA-Einsätze in heterogenen SoC-Systemen gegenüber und zeigt das Design hoch verfügbarer SoCs auf der Basis von Embedded-Prozessoren.
Session 25, »Hardware Focus V – Multicore«, Donnerstag, 26. Februar, 09:30-16:30
Multicore-Anwender wissen um die zahlreichen Probleme, ein optimal abgestimmtes System zu entwickeln. Die Parallelität, gegeben durch die mehrfach vorhandenen Kerne, will ausgenutzt und gemeistert sein, um tatsächlich einen Leistungsgewinn zu erzielen. Die Multicore-Session am 26. Februar gibt Antworten auf zahlreiche Fragen, denen Entwickler während der Projektarbeit begegnen. So werden Analyse- und Designtechniken zur Gestaltung optimaler Multicore-Systeme präsentiert. Unter anderem wirkt Markus Levy in diesem Vortrag mit, sodass mit belastbaren Benchmark-Ergebnissen zu rechnen ist.
Die besondere Softwarearchitektur von Multicore-Systemen sowie der Einsatz von Multicore-Bausteinen in heterogenen Embedded Systemen werden diskutiert. Ebenso, wie man Multicore-Systeme letztendlich in die Applikationen einbaut. Dabei wird der Bogen von IoT-Anwendungen bis hin zu sicherheitskritischen Anwendungen gespannt. Gegen Ende der Session rücken die Software-Entwicklungsmethoden von Multicore-Anwendungen mehr in den Fokus. Der Abschlussbeitrag behauptet schließlich, dass mit »building blocks« die Programmierung paralleler Prozesse einfach zu bewältigen sei. Lassen Sie sich überraschen!