Quadratur-Demodulator
Störeinflüsse auf HF-ICs minimieren
Fortsetzung des Artikels von Teil 2
Ergebnisse und Analyse
Die Amplituden des Störsignals CW auf der Versorgungsleitung und die modulierten Signale (ZF ± CW) wurden bei den Basisband-Ausgängen gemessen. Auf die zu testende Versorgungsleitung wurde Rauschen eingekoppelt. Die anderen Versorgungsleitungen blieben von dieser Maßnahme ausgenommen. Bild 6 zeigt die Amplitude des (ZF ± CW)-Tons. In diesem Fall wurde ein sinusförmiges Signal mit 0 dB in den Versorgungsanschluss eingebracht und der Frequenzbereich von 30 kHz bis 1 GHz durchlaufen. Bild 7 zeigt den Durchsatz vom CW-Ton zu den Basisband-Ausgängen.
Ergebnisse und Analyse der Versorgungsleitungen Bilder 6-8
Die Diagramme liefern wertvolle Daten über die Versorgungsempfindlichkeiten an jedem Versorgungsanschluss. VPOS_PLL weist die schlechteste Unterdrückung von Störungen auf der Spannungsversorgung auf und ist daher der empfindlichste Versorgungsspannungsknoten. Dieser Power-Pin versorgt die PLL-Schaltung inklusive Referenz-Eingangsfrequenz, Phasen-/Frequenz-Detektor und die Ladungspumpe. Diese empfindlichen Funktionsblöcke bestimmen die Genauigkeit und das Phasenverhalten des LO-Signals. Somit pflanzt sich jedes in diese Blöcke eingekoppelte Rauschen direkt auf den Ausgang fort.
Aus denselben Gründen kann man sagen, dass auch die Stromversorgung des VCO ein kritischer Schaltungsknoten ist. Die Diagramme zeigen, dass VPOS_VCO eine wesentlich größere Unterdrückung aufweist als VPOS_PLL. Dies ist ein Resultat des internen LDO, der den VCO versorgt. Der LDO isoliert den VCO vom Rauschen auf dem externen Pin und stellt ihm eine feste spektrale Rauschdichte zur Verfügung. Da die Stromversorgung für die PLL über keinen LDO verfügt, ist sie die empfindlichste Versorgungsleitung. Daher muss sie unbedingt von potenziellen Rauscheinkopplungen isoliert werden, um die optimale Leistungsfähigkeit zu erzielen.
Der PLL-Schleifenfilter dämpft hohe CW-Frequenzen. Somit ist die Empfindlichkeit an VPOS_PLL schwach bei niedrigen Frequenzen und verbessert sich langsam, wenn die Frequenz den Bereich von 30 kHz bis 1 GHz durchläuft. Bei höheren Frequenzen wird die Amplitude des Störtons gedämpft und die in die PLL eingespeiste Leistung ist wesentlich niedriger. Somit zeigt VPOS_PLL eine bessere Unterdrückung von Störungen auf der HF-Spannungsversorgung als die anderen Leistungsbereiche. Die Komponenten der Schleifenfilter wurden für 20 kHz konfiguriert (Bild 8). Die Versorgungsleitungen, von der empfindlichsten bis zu der am wenigsten empfindlichen, sind: VPOS_PLL, VPOS_LO2, VPOS_VCO, VPOS_LO1, VPOS_ DIG, VPMX und VPRF.
Stromversorgungsdesign
Unter Berücksichtigung der maximalen Leistungsaufnahme des ADRF6820 in seinen verschiedenen Betriebsarten und der Empfindlichkeit jedes Leistungsbereichs wurden Power-Management-Lösungen mit Schaltreglern und LDOs entwickelt, um die Machbarkeit beider Power-Lösungen zu ermitteln. Als erstes wurde eine 6-V-Quelle auf 5 und 3,3 V zur Versorgung des ADRF6820 geregelt. Über den QR-Code am Ende des Artikels können Sie das Power-Design für die 5-V-Stromversorgung für VPMX und VPRF (Design 1) sowie für alle weiteren folgenden Power-Designs einsehen. Der CMOS-LDO ADP7104 kann einen Laststrom von bis zu 500 mA liefern. Der Schaltregler ADP2370 mit geringem Ruhestrom kann bei 1,2 MHz oder 600 kHz arbeiten. Eine zusätzliche Filterung wurde am Ausgang des Schaltreglers vorgesehen, um das Schaltrauschen zu dämpfen. Der ADP2370 kann einen Laststrom von bis zu 800 mA liefern. Die 5-V-Versorgungsleitung des ADRF6820 kann mit dem ADP7104 oder dem ADP2370 betrieben werden. Eine zusätzliche Entkopplung und Filterung ist an jedem Versorgungsanschluss vorhanden.
Design 2 (siehe QR-Code) zeigt das 3,3-V-Power-Design. Die Quellenspannung beträgt 6,0 V. Allerdings übernimmt ein zusätzlicher LDO die Abwärtswandlung der Quellenspannung auf eine Zwischenspannung, bevor sie anschließend auf 3,3 V herunter geregelt wird. Die zusätzliche Stufe ist erforderlich, um Leistungsverluste zu reduzieren. Denn eine Quellenspannung von 6 V, die direkt auf 3,3 V geregelt wird, würde maximal mit einer Effizienz von 55 % arbeiten. Eine Zwischenstufe für den Schaltreglerpfad ist nicht erforderlich, da die PWM-Architektur (Pulsbreitenmodulation) den Leistungsverlust minimiert.
Die 3,3-V-Schaltung bietet Raum für mehr Experimente. Zusätzlich zur Möglichkeit, die 3,3-V-Versorgungsleitung mit einem LDO oder einem Schaltregler zu speisen, verfügt die VPOS_PLL-Leitung über zusätzliche LDO-Optionen, während die VPOS_DIG-Leitung einen optional isolierten LDO aufweist. Da die PLL-Stromversorgung am empfindlichsten ist, wurden drei Power-Lösungen mit jeweils unterschiedlichem Ausgangsrauschen ausprobiert: der 3,3-V-CMOS-LDO ADP151 mit einem sehr geringen Ausgangsrauschen von 9 μV (eff.), der rauscharme 3,3-V-CMOS-LDO ADP7104 mit einem Ausgangsrauschen von 15 μV (eff.) und der 3,3-V-Buck-Regler ADP2370. Man wollte das größte Stromversorgungsrauschen bestimmen, bei dem das erforderliche Phasenrauschen erhalten bleibt. Ist der leistungsfähigste LDO mit dem niedrigsten Rauschen eine absolute Notwendigkeit? Der rauscharme 3,3-V-CMOS-LDO ADP121 wurde ebenfalls an der VPOS_DIG-Power-Leitung ausprobiert, um zu ermitteln, ob digitales Rauschen die Leistungsfähigkeit beeinträchtigt. Die digitale Power-Leitung neigt in Folge von Schaltvorgängen auf der SPI-Schnittstelle dazu, stärker zu rauschen als die analogen Versorgungen. Man wollte ermitteln, ob die digitale 3,3-V-Versorgungsleitung einen eigenen LDO benötigt oder ob sie direkt auf die analoge Stromversorgung gekoppelt werden kann. Der ADP121 wurde als Low-Cost-Lösung gewählt.
Empfehlungen zur Entwicklung
Für VPOS_PLL, die empfindlichste Stromversorgungsleitung, erzielt der preiswerte LDO ADP151 das gleiche Phasenrauschen wie das leistungsstarke, rauscharme LDO-Modell ADP7104 (Bild 9). Die Leistungsfähigkeit ging jedoch zurück, als der Schaltregler ADP2370 zum Einsatz kam (Bild 10). Der Rausch-Höcker wird vom Schaltregler verursacht und kann an seinem Ausgang beobachtet werden (Bild 11). Somit kann VPOS_PLL ohne Beeinträchtigung des internen Phasenrauschens ein Rauschen von bis zu 15 μV (eff.) tolerieren. Ein Schaltregler kann zur Versorgung dieses Anschlusses jedoch nicht verwendet werden. Beim Einsatz eines LDO mit höherer Leistungsfähigkeit und geringerem Rauschen ergibt sich kein Vorteil.
Einsatz und Entwicklung für VPOS_PLL Bilder 9-12
Ein gutes Phasenrauschen bleibt erhalten, wenn ein Schaltregler oder ein LDO auf die verbleibenden Versorgungsleitungen aufgeschaltet wird (Bild 12). Die 5-V-Versorgungsanschlüsse VMPX und VPRF können zusammengeschaltet und durch eine unipolare Spannung versorgt werden. Die 3,3-V-Versorgungsanschlüsse VPOS_LO1, VPOS_LO2 und VPOS_VCO können ebenfalls zusammengeschaltet und durch eine unipolare Spannung versorgt werden. Der Anschluss VPOS_DIG benötigt keinen unabhängigen LDO und kann über die analoge 3,3-V-Stromversorgung versorgt werden.
Bei einer Quellenspannung von 6 V beinhaltet das empfohlene Stromversorgungsdesign (Design 3) die 5- und 3,3-V-LDO-Modelle des ADP7104. Diese Lösung nutzt lediglich LDOs, da sich die Quellenspannung in der Nähe der erforderlichen Versorgungsspannungen befindet. Die Leistungseffizienz ist akzeptabel. Somit entfallen Zusatzkosten für Filterbauteile und Schaltregler.
Bei einer Quellenspannung von 12 V beinhaltet das empfohlene Stromversorgungsdesign (Design 4) zwei Schaltregler und einen LDO. Die Quellenspannung ist wesentlich größer als die erforderlichen Versorgungsspannungen. Deshalb dienen Schaltregler zur Verbesserung der Leistungseffizienz. Alle Power-Anschlüsse, mit Ausnahme der empfindlichen VPOS_PLL-Versorgung, können über die Schaltregler versorgt werden. Für VPOS_PLL kann wahlweise der ADP7104 oder der ADP151 verwendet werden.
Literatur
[1] Circuit Note CN0147: Powering a Fractional-N Voltage-Controlled Oscillator (VCO) with Low Noise LDO Regulators for Reduced Phase Noise. Analog Devices Inc., 2010. [2] Collins, I.: Integrated PLLs and VCOs [Part 2]. Radio-Electronics.com, Nov 2010.
Der Autor
|
Qui Luu |
|---|
| ist seit 2000 Applikationsingenieurin für HF-Technik bei Analog Devices. Ihren akademischen Grad B.S.E.E. erhielt sie 2000 am Worcester Polytechnic Institute in Massachusetts; im Jahr 2005 folgte der Abschluss als M.S.E.E. an der Northeastern University in Boston. |
Die Autorin
- Störeinflüsse auf HF-ICs minimieren
- Stromversorgung und Stromaufnahme
- Ergebnisse und Analyse
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Analog Devices
Neue SHARC-Bausteine - auch mit zusätzlichem ARM-Core
Analog Devices
Experte für Software Defined Radio
Elektronik Power I - 2015
Störeinflüsse minimieren - Referenzen und Designs
Mobilfunk:
Das erste rekonfigurierbare HF-Front-End
