Programmierbares System-on-Chip vereinfacht Embedded-Design

Systementwurf mit dem PSoC 5

14. Oktober 2009, 13:37 Uhr |
Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

Systementwurf mit dem PSoC 5

Systemebene-Programmierbarkeit beim Embedded-Design

Beim Embedded-Design ergeben sich zahlreiche Herausforderungen, von denen das Einstellen auf Änderungen an den Vorgaben, am Layout, am Design oder an der Materialverfügbarkeit an erster Stelle zu nennen sind.

Der Wandel ist die einzige Konstante im Leben eines Embedded-Designers, und folglich entscheidet über Erfolg oder Misserfolg die Fähigkeit, sich auf Änderungen einzustellen und Tools zu verwenden, die für die entsprechende Anpassungsfähigkeit sorgen.

Bild 3 zeigt, dass es sich bei einer Änderung um die einfache Modifikation einer Peripheriefunktion handeln kann – zum Beispiel um die Erhöhung der Auflösung eines A/D-Wandlers wie in Bild 4 – oder um etwas Aufwendigeres wie das Hinzufügen zusätzlicher Funktionalität, zum Beispiel einer Bedienoberfläche mit USB, einer LCD-Segmentanzeige oder kapazitiven Berührungstasten (Bild 5).

9200404_af_03.jpg
Bild 4. Eine höhere Auflösung für einen A/D-Wandler lässt sich einfach in einem Drop-down-Menü einstellen.

Die Bilder 3 und 5 zeigen, wie analoge Komponenten nur im Drag-and-Drop-Verfahren auf das Arbeitsblatt von PSoC-Creator gezogen werden müssen, gefolgt vom Einstellen der Peripherie-Konfiguration entsprechend der jeweils implementierten Funktion. Im Falle des A/D-Wandlers sind beispielsweise Auflösung, Umwandlungsrate und Taktquelle anzugeben. Genauso einfach gestaltet sich die Einrichtung anderer analoger Peripheriefunktionen (z.B. Transimpedanz-Verstärker, Filter, analoge Multiplexer, Komparatoren, D/A-Wandler).

Durch die Programmierbarkeit auf Systemebene ergibt sich eine zusätzliche Sicherheitsstufe. Sollte ein Mitbewerber versuchen, den Chip durch Reverse Engineering zu analysieren, sieht er lediglich die Grundbestandteile des PSoC, nicht aber die Firmware, die das mit PSoC-Creator entwickelte System initialisiert und instanziiert. Die im PSoC abgelegte Firmware selbst ist durch mehrere Sicherheitsebenen geschützt. Für jeden Speicherblock können verschiedene Sicherheits-Ebenen definiert werden: kein Schutz (während der Entwicklung), Schutz vor externen Lesezugriffen, Schutz vor externen Lese-/Schreibzugriffen und Komplettschutz (keine externen Lese-/Schreibund internen Schreibzugriffe). fr

9200405_af_03.jpg
Bild 5. Zusätzliche Funktionalität zur Regelung eines bürstenlosen Gleichstrommotors.

Autor:

M.Eng. Jim Davis
arbeitet bei Cypress als Marketing-Ingenieur für PSoC-Produkte. Bevor er im Januar 2008 zu Cypress kam, war er acht Jahre als Kommunikations-Offizier bei der amerikanischen Luftwaffe tätig. Er studierte an der United States Air Force Academy Computertechnik (Abschluss Bachelor) und später an der University of Maryland Software Engineering (Abschluss Master).

JimD@cypress.com

9200402_af_03.jpg
Bild 2. Als einziger Baustein am Markt verträgt die PSoC-Architektur eine Versorgungsspannung zwischen 0,5 und 5,5 V. Tabelle:Im Hibernate-Modus liegt die Stromaufnahme unter 1 μA Bild 3.Systemdesign zur Ansteuerung eines bürstenlo
92004Tabelle_af_04.jpg
Bild 2. Als einziger Baustein am Markt verträgt die PSoC-Architektur eine Versorgungsspannung zwischen 0,5 und 5,5 V. Tabelle:Im Hibernate-Modus liegt die Stromaufnahme unter 1 μA Bild 3.Systemdesign zur Ansteuerung eines bürstenlo
9200403_af_03.jpg
Bild 2. Als einziger Baustein am Markt verträgt die PSoC-Architektur eine Versorgungsspannung zwischen 0,5 und 5,5 V. Tabelle:Im Hibernate-Modus liegt die Stromaufnahme unter 1 μA Bild 3.Systemdesign zur Ansteuerung eines bürstenlo

  1. Systementwurf mit dem PSoC 5
  2. Systementwurf mit dem PSoC 5
  3. Systementwurf mit dem PSoC 5

Jetzt kostenfreie Newsletter bestellen!