Programmierbares System-on-Chip vereinfacht Embedded-Design
Systementwurf mit dem PSoC 5
Fortsetzung des Artikels von Teil 1
Systementwurf mit dem PSoC 5
Das Taktsystem der Architekturen PSoC 3 und PSoC 5 macht es möglich, mit programmierbaren analogen und digitalen Komponenten eine Vielzahl von Peripheriefunktionen wie etwa A/D-Wandler, PWMs oder Zähler zu unterstützen. Acht individuell mit Takten versorgte 16-bit-Taktteiler für die digitale Systemperipherie und vier individuell versorgte 16-bit-Taktteiler für die analoge Systemperipherie, die allesamt auf vier interne oder zwei externe Taktquellen zurückgreifen können, ergeben insgesamt einen leistungsstarken Taktbaum. Bei den A/DWandlern hat man die Wahl zwischen dem Delta-Sigma-Verfahren (12 bis 20 bit Auflösung und maximal 192 KSamples/s bei 12 bit Auflösung) oder dem sukzessiven Approximationsverfahren (12 bit Auflösung mit bis zu 1 MSamples/s). Dazu lassen sich noch 8- bis 12-bit-D/A-Wandler implementieren. Daneben sind noch UBS und CAN-Schnittstelle (CAN 2.0b mit 16 Empfangs- und 8 Sende-Puffern) implementiert.
Jobangebote+ passend zum Thema
Ein UDB (universeller Digital-Block) ist ein sehr leistungsfähiger und flexibler digitaler Logikblock. Jeder einzelne UDB der Architekturen PSoC 3 und PSoC 5 enthält einen ALUbasierten 8-bit-Datenpfad, zwei konfigurierbare PLDs, ein Steuerungs- und Statusmodul sowie ein Takt- und Reset-Modul. Diese Elemente lassen sich wahlweise zur Funktionalität eines einfachen Mikrocontrollers zusammenfügen, zur Implementierung umfangreicherer Funktionen mit anderen UDBs verketten oder zur Realisierung digitaler Peripheriefunktionen (z.B. Timer, Zähler, PWMs, UARTs, I²C-, SPI- und CRC-Funktionen) verwenden. Dank der Verfügbarkeit von 24 UDBs in einigen PSoC-3- und PSoC-5-Bausteinfamilien lässt sich sogar ein 24-Core-Prozessor zusätzlich zum ohnehin vorhandenen 8051 bzw. ARM Cortex-M3 oder der internen DMA-Funktion implementieren, was eine höchst leistungsfähige Architektur ergibt.
Im Analogbereich gibt es präzise analoge Elemente mit fest vorgegebener Funktion (Referenzspannung auf ±0,1 % genau über den gesamten Spannungsbereich und den industriellen Temperaturbereich) mit einer Reihe programmierbarer analoger Peripheriefunktionen, mit denen sich Mischer, Transimpedanz-Verstärker, Puffer oder Operationsverstärker implementieren lassen. Der digitale Filter-Block stellt auf Hardware-Ebene IIR- als auch FIR-Filter zur Verfügung.
Die ebenfalls in Bild 1 dargestellten Routing- und Schaltmatrix-Ressourcen bestehen aus Systembussen, mit denen jede GPIO-Leitung als digital, analog, CapSense oder LCD-Treiber-I/O definierbar ist. Damit lassen sich erhebliche Kosten einsparen (durch die Verwendung von zwei- anstatt vierlagigen Leiterplatten), das Leiterplatten-Layout vereinfachen und viel Freiraum beim Routing schaffen.
0,5 V reichen aus
Einzigartig in der Industrie ist die Tatsache, dass PSoC-Bausteine schon mit 0,5 V und bis 5,5 V betrieben werden können, d.h., eine Solarzelle reicht aus. Während bei PSoC 3 sofort die vollen 64 MHz Takt möglich sind, kann der Cortex-M3 zwischen 0,5 V und 2,7 V „nur“ mit 72 MHz betrieben werden, von 2,7 V bis zur maximalen Versorgungsspannung von 5,5 V stehen dann die vollen 80 MHz zur Verfügung (Bild 2). Um Energie sparen zu können, wurden neben dem Aktiv-Modus noch die beiden Schlafmodi Sleep und Hibernate eingeführt (Tabelle).
- Systementwurf mit dem PSoC 5
- Systementwurf mit dem PSoC 5
- Systementwurf mit dem PSoC 5
