Multimodal-Transistor für die KI von morgen

Bild 4: Multimodale Transistoren mit floatendem Gate (FGMMTs).

a) Schematische Darstellung eines FGMMT. b) Schliffbild eines FGMMT aus Mikrosilizium. c) Gemessene Ausgangskennlinien eines FGMMT, die eine flache Sättigung und daher keine Verschlechterung des Ausgangskonduktanz gd durch kapazitive Kopplung mit floatenden Gates zeigen. d) Ein simulierter Source-Gated-Transistor-Ausgang (SGT) zeigt sein verschlechtertes Verhalten in der FG-Konfiguration als Folge der parasitären kapazitiven Kopplung mit dem floatenden Gate, wobei eine Kollektor-Gate-Spannung VCG gewählt wurde, um angesichts des unterschiedlichen Isolator-Stacks ein ähnliches vertikales elektrisches Feld aufrechtzuerhalten. e) Simulierte FG-Potenzialdiagramme erklären den Ursprung des Sättigungsverhaltens von FGMMT. f) Die niedrige Ausgangskonduktanz gd wird im Gegensatz zu FGSGTs (simuliert) beibehalten. g) Schematische Referenzspannungs-Erzeugung unter Ausnutzung der FGMMT-Eigenschaften. h) FGMMT in Summierungskonfiguration, wobei CG2 als Freigabeschalter fungiert. Gemessene Summenantwort des FGMMT auf i) Gleichstrom und j) periodische Eingangsspannungen.