Auswahl der richtigen MOSFETs für einen Synchron-Abwärts-Schaltregler mit geringem Tastverhältnis

Auf den MOSFET kommt es an

18. April 2007, 10:17 Uhr | Eric Persson

Fortsetzung des Artikels von Teil 2

Auswahl des Steuer-FET

Die Gleichungen 2 beschreiben die Verluste im Steuer-FET, bei dem die Schaltverluste vorherrschend sind. In der Praxis muss ein günstiger Kompromiss zwischen Leitungsverlusten und Schaltverlusten geschlossen werden, da ein kleiner Anteil der Leitungsverluste von anderen Faktoren abhängt, zu denen auch das Tastverhältnis und die Schaltfrequenz gehören.

Darüber hinaus spielen auch die Eigenschaften des Gehäuses sowie dessen Einfluss auf das Layout des Reglers eine entscheidende Rolle bei der Auswahl des Steuer-FET. Zum Beispiel gibt es eine Auswirkung der Source-Schaltungs-Induktivität, die davon abhängt, wie der Treiber mit dem Steuer-FET verbunden ist. Nutzt der Treiber die geringe Schleifeninduktivität gemeinsam mit dem Hochstrompfad, dann wirkt eine di/dt-induzierte Spannung in Reihe mit der
Gate-Treiber-Schleife. Diese arbeitet der Treiberspannung beim Einschalten entgegen und verhindert außerdem eine schnelle Gate-Entladung während des Abschaltens. In der Praxis kann eine Source-Schaltungs-Induktivität von nur 1 nH den Schaltverlust bei 30 A und 500 kHz um mehr als 1 W erhöhen.

Treiberverluste = Qg x UGate x f

QOSS - Verluste = QOSS/2 x UIN x f

Schaltverluste = QSwitch/IGate x UIN x IOUT x f

Leitungsverluste = RDS x IOUT2 x D

Gleichungen 2. Beschreibung der Verlustkomponenten bei Steuer-FETs.


  1. Auf den MOSFET kommt es an
  2. Optimiertes Regler-Layout
  3. Auswahl des Steuer-FET
  4. Auswahl des Sync-FET