CEA-Leti
Die-to-Wafer-Hybrid-Bonding mit 1 µm Pitch
CEA-Leti zeigt ein funktionsfähiges Testmodell, das die Die-to-Wafer-Hybridbonding-Technologie (D2W) mit Abständen von bis zu 1 μm nutzt. Die Ergebnisse wurden auf der Electronic Components and Technology Conference (ECTC) 2026 vorgestellt.
Da das Moore’sche Gesetz an seine physikalischen Grenzen stößt, setzt die Halbleiterindustrie zunehmend auf 3D-Stacking, um Leistung und Energieeffizienz weiter zu steigern. Die präsentierte D2W-Technologie adressiert einen kritischen Engpass beim Design von KI-Beschleunigern: die Verbindungsdichte und Bandbreite. Durch das vertikale Stapeln von Bauelementen mit ultrafeinen Abständen verkürzt die Technologie die Verbindungswege, wodurch die Datenübertragungsgeschwindigkeiten deutlich erhöht und gleichzeitig der Energieverbrauch gesenkt werden.
»Diese erfolgreichen elektrischen Tests von Strukturen mit bis zu 100.000 Verbindungen bestätigen die Eignung dieser Technologie für hochdichte Verbindungen«, sagt Melissa Najem, Forschungsingenieurin bei CEA-Leti und Hauptautorin der Veröffentlichung »Die-to-Wafer-Hybridbonding-Technologie mit einem Abstand von bis zu 1 μm für die Multi-Die-Stacking-Integration«. Und weiter: »Die Kombination von D2W mit extrem feinem Pitch, Inter-Die-Gap-Filling, hochdichten Through-Silicon-Vias und Through-Oxide-Vias ebnet den Weg für die Multi-Die-Stacking-Technologie. Diese Entwicklungen stellen einen entscheidenden Schritt dar, um die physikalischen Grenzen der aktuellen Halbleiterskalierung zu überwinden und kompaktere, leistungsfähigere und energieeffizientere elektronische Systeme zu realisieren. Nach unserem Kenntnisstand handelt es sich bei dieser 1-µm-Cu-Cu-Feinpitch-Verbindung in D2W um eine Weltneuheit.«
Herausforderungen bei Ausrichtung und Planarisierung
Um einen Pitch von 1 μm zu erreichen, musste das Team eine sehr präzise Ausrichtungsgenauigkeit entwickeln – die größte Herausforderung für den D2W-Baustein. Darüber hinaus erforderte der Wafer-Rekonstruktionsprozess mit Inter-Die-Gap-Filling (IDGF) eine optimierte chemisch-mechanische Planarisierung (CMP), um die Kompatibilität mit nachfolgenden vertikalen Verbindungen sicherzustellen.
Die elektrische Charakterisierung von Daisy-Chain-Strukturen bestätigte die erwartete Leistung und Ausbeute für Abstände von 5 μm bis hinunter zu 2 μm. Die Ausbeute bei 1 μm wird derzeit noch durch die Ausrichtungsgenauigkeit bestehender Bonding-Anlagen begrenzt. Das Team erwartet jedoch erhebliche Verbesserungen mit der Einführung der nächsten Generation von Bonding-Systemen, die eine Ausrichtungsgenauigkeit von 0,5 μm (3σ) ermöglichen.
Roadmap zu 0,5-μm-Abstand und darüber hinaus
Die aktuelle Demonstration dient als vorläufiger Proof of Concept und schafft die Grundlage für ein Testvehikel der zweiten Generation. Zu den unmittelbar nächsten Schritten gehört die Integration der D2W-Technologie mit vertikalen Verbindungsstrukturen – insbesondere hochdichten Through-Silicon-Vias (HD-TSV) und Through-Oxide-Vias (TOV) –, die durch den IDGF-Prozessschritt (Inter-Die Gap Filling) ermöglicht wird.
»In Zukunft werden wir ein D2W-Hybridbonding-Testvehikel mit einem Pitch von 0,5 μm anstreben, um die Verbindungsdichte für fortschrittliche KI-Anwendungen weiter zu verbessern«, erklärt Jean-Charles Souriau, wissenschaftlicher Direktor bei CEA-Leti. »Dieser Fortschritt zielt darauf ab, den steigenden Anforderungen von KI-Beschleunigern und CMOS-Bildsensoren der nächsten Generation gerecht zu werden.«
Roadmap für Multi-Die-Stacking-Architekturen
Die technologischen Bausteine IDGF, TOV und HD-TSV ermöglichen die Integration verschiedener Dies und Funktionen mit dichten vertikalen Verbindungen.
»Diese Technologien ermöglichen eine fortschrittliche Wafer-Rekonstruktion und komplexes Multi-Die-Stacking für innovative Architekturen. Darüber hinaus ist die Kombination von D2W- und W2W-Technologien von großem Interesse, um sowohl die Leistungs- als auch die Kostenanforderungen zukünftiger digitaler Bauelemente und Systeme zu erfüllen«, sagt Eric Ollier, Direktor der Programme »Smart Imager« und »Advanced Smart Vision« bei IRT Nanoelec.
Die D2W-Forschung wurde im Rahmen der FAMES-Pilotlinie und des ANR-NextGen-Projekts (Initiative »France 2030«) durchgeführt. Die damit verbundenen Studien zu IDGF, TOV und HD-TSV wurden von IRT Nanoelec unterstützt. Dieses Projekt wurde von der Europäischen Union und dem Chips Joint Undertaking (Fames-Projekte) finanziert und von französischen Behörden unterstützt (insbesondere France 2030 über IRT Nanoelec, IPCEI ME und das NextGen-Projekt).