Startseite > Halbleiter > Design > SystemVerilog-Testbenches protokollieren

SystemVerilog-Testbenches protokollieren

8. Juli 2009, 8:26 Uhr |

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 4

Autoren:

Angesichts der objektorientierten Natur von SVTB-Code können Ingenieure problemlos einmal geschriebenen Code wiederverwenden und auch selbst »recyclebaren« Code erzeugen. Klassen werden oft von bereits existierenden Basis- oder Elternklassen abgeleitet. Dabei ist es entscheidend, dass die abgeleitete Klasse die Variablen und Funktionen der Elternklasse erben kann, diese aber durch neue Variablen und Funktionen ersetzt oder ergänzt werden können. Zwar lassen sich Deklarations-orientierte Darstellungsformen so weiterentwickeln, dass sie bis zu einem gewissen Grad die Klassenhierarchie abbilden können, sie stoßen aber an ihre Grenzen, wenn es um die Darstellung komplexer Zusammenhänge zwischen den Klassen geht. Viele Abhängigkeiten kommen aber gerade dann vor, wenn Ingenieure die Möglichkeiten der Objektorientierung (Widerverwendbarkeit) von SVTB ausschöpfen. Es bietet sich daher an, das Konzept der Klassendiagramme aus UML zu übernehmen, um die »organische« Natur der Klassen besser abbilden zu können. (mc)

Bindesh Patel und Amanda Hsiao sind Technical Product Manager bei SpringSoft, www.springsoft.com