SystemVerilog-Testbenches protokollieren
Fortsetzung des Artikels von Teil 3
...zum besseren Verständnis
Die Struktur und Funktion von so komplexen Testbenches zu verstehen, kann dem einen oder anderen Anwender als abschreckende Aufgabe erscheinen. Debugger haben schon immer die Nase vorne gehabt, wenn es darum ging, HDL-Quellcode zu verstehen. Häufig verwendete Features wie die Untersuchung des Designs mit Hilfe einer Instanz-basierten hierarchischen Repräsentation oder die Rückverfolgung von Lasten und Treibern bauen auf einer Wissensdatenbank auf, die automatisiert aus dem Quellcode extrahiert wird. Zwar können einige dieser Funktionen auch auf Testbench-Code angewendet werden, aber noch weitaus interessanter ist es, Anwendern auf Grundlage der Wissendatenbank ein weitergehendes Verständnis von Testbenches zu ermöglichen. An dieser Stelle sei noch einmal betont, dass viele der hier vorgestellten Ideen Praktiken gewinnbringend nutzen, die sich bereits in der Softwareentwicklung als hilfreich erwiesen haben.
Jobangebote+ passend zum Thema
Design-Code wird üblicherweise hierarchisch mit Hilfe von in niedrigeren Abstraktionsebenen beschriebenen Modulen erstellt, die auf einer höheren Abstraktionsebene instanziiert werden. Module lassen sich dabei auch mehrfach erzeugen und in einem Design verwenden; Vergleichbar einer Baumstruktur, mit den Top-Level-Modulen an der Spitze und den Modulen in einer Beschreibung auf einer niedrigeren Abstraktionsebene darunter. Testbench-Code setzt sich dagegen wie C++ und andere objektorientierte Sprachen in erster Line aus Klassendeklarationen, Funktionen und Variablen zusammen. Während des Debugging und der Analyse der Testbench wünschen sich viele Anwender eine Funktion, mit der sie schnell zu einer Klasse, Funktion, Variable – und bei neueren Umgebungen – zu SystemVerilog-Contraint&Coverage-Code springen können. Debug- und Analyse-Werkzeuge müssen in der Lage sein, diese Art von Code zu importieren und aussagekräftig darzustellen. Dabei ist die stark auf Deklarationen aufbauende Natur des Testbench-Codes zu berücksichtigen (siehe Bild 3). Diese hierarchische Repräsentation muss zudem mit dem eigentlichen Quellcode verknüpft sein, so dass bei Auswahl einer Klasse, Funktion oder eines anderen Elements auch der zugehörige Quellcode angezeigt wird.
- SystemVerilog-Testbenches protokollieren
- SystemVerilog-Testbenches protokollieren
- SystemVerilog-Testbenches protokollieren
- ...zum besseren Verständnis
- Autoren:
