Synplify-Premier-9.0 für Virtex-5-Familie von Xilinx optimiert

25. Januar 2008, 13:57 Uhr | Björn Graunitz, elektroniknet.de
Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

Neu überarbeitete Algorithmen

Neu überarbeitete Algorithmen

Synplify-Premier-9.0 wurde durch Änderungen an den Algorithmen aufgewertet, um auf die ausgefeilten Architektur- und Routing-Strukturen Rücksicht zu nehmen. Ziel ist, die Leistungsfähigkeit und Flächenausnutzung zu steigern. Durch den Einsatz spezialisierter Synthese-Tools mit individuell zugeschnittenen Algorithmen werden komplexes Routing und kapazitätsstarke Speicherstrukturen ermöglicht.

Die in der Physical-Synthesis-Software von Synplicity enthaltene Direct-Mapping-Technologie bedient sich einer Vielzahl neuer Heuristiken. Diese sind speziell dafür konzipiert, die Zahl der benutzten Logikelemente unter Einhaltung der Timing-Vorgaben zu minimieren.


  1. Synplify-Premier-9.0 für Virtex-5-Familie von Xilinx optimiert
  2. Robuste FPGA-Designplattform mit integrierten Features
  3. Neu überarbeitete Algorithmen
  4. ASIC-Prototyping mit FPGAs

Jetzt kostenfreie Newsletter bestellen!