Design

© Cadence Design Systems

Integration von SoC erfordert Verifikation von…

IC-Design erfordert mehr als Integration!

Weil integrierte Schaltkreise zunehmend Systemeigenschaften aufweisen, die durch Software bestimmt sind, kann deren Verifikation ohne angemessene Darstellung der Systemumgebung und der darauf laufenden Software zum Scheitern von Projekten führen.

/fileadmin/sitedesign/Resources/Public/Svg/Brands/MarktTechnik.svg Logo
© Mentor Graphics

Backend-Designsoftware

IC- und PCB-Designs effizient optimieren

Das Xpedition-Path-Finder-Softwarepaket von Mentor Graphics bietet Designern die…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo

IC-Verifikation

Automatisiertes Designregelausnahmen-Management beschleunigt IC-Designs

Automatisiertes Designregelausnahmen-Management (Waiver Management) ist eine Technik, die…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo

Analog Bits

Mixed-Signal-IP-Design-Kits für FinFET-Prozess

Der Mixed-Signal-IP-Anbieter Analog Bits präsentiert FinFET-Design-Kits. Diese sollen den…

Cadence Design Systems

DDR4-PHY-IP für 16-nm-FinFET-Prozess von TSMC

Ab sofort ist von Cadence Design Systems das industrieweit erste DDR4-PHY-IP für TSMCs 16…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/MarktTechnik.svg Logo

Intellectual Property

Cadence Design Systems erhält Zugang zu ARMs Chiparchitekturen

Cadence Design Systems unterzeichnete das erste EDA Technology Access Agreement mit ARM…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo
© X-Fab

Interview

X-Fab mit großen Wachstumschancen

Die Zahlen von X-Fab zeigen in die richtige Richtung. Ende Mai tritt Hans-Jürgen Straub…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/MarktTechnik.svg Logo

SoC-Verifikation

Cadence schluckt Jasper Design Automation

Eine strategisch wichtige Firmen-Akquise ist Cadence Design Automation mit der Übernahme…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo
© Mentor Graphics

IC-Design

Musterabgleich: Blaupause für weiteren Erfolg

Von der deutlichen Vereinfachung komplexer Prüfprogramme über die Vermeidung bekannter…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo

Date 2014

HW/SW-Co-Development - wer zahlt für die Modelle?

In Zeiten, in denen das Time-to-Market immer kürzer wird und die Design-Komplexität mehr…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/MarktTechnik.svg Logo