Firma

Cadence Design Systems GmbH

Cadence Design Systems

Verification-IP für PHYs unterschiedlicher Protokolle

Das neue PHY-VIP von Cadence Design Systems ermöglicht die Verifikation des physikalischen Layers von Protokollen wie PCIe 5.0, USB3/4, DDR5, LPDDR5, HBM sowie MIPI CSI-2 und DSI 2.0.

Künstliche Intelligenz

Elektroniksysteme mit KI auf dem Vormarsch

Künftig wird KI und maschinelles Lernen (ML) nicht nur stärker in Geräten und Systemen…

Implementierung in einem DSP

SLAM für autonome Fahrzeuge

Automatisierte Fahrzeuge stützen sich viele Sensoriksysteme, um ihre exakte Position und…

Produkte des Jahres 2020

Software-Engineering

Die Redaktion der Elektronik hat 15 Unternehmen mit ihren Produkten in der Kategorie…

Cadence Design Systems

Tool für eine Signoff-Timing-orientierte IR-Drop-Analyse

Cadence Design Systems stellt mit der Tempus Power Integrity Solution das erste umfassende…

TSMC Partner of the Year Awards

Cadence gewinnt gleich viermal

Cadence Design Systems hat auf dem TSMC 2019 Open Innovation Platform (OIP) Ecosystem…

Cadence Design Systems

Vollständige elektrisch-thermische Co-Simulation

Cadence Design Systems erweitert seine Systemanalyse-Tools und mit dem Cadence Celsius…

Optimiert ist nicht immer optimal

Automatisierung des Entwurfs analoger ICs – Teil 2

Angesichts der Herausforderungen beim Design analoger und hybrider ICs wurden zwei…

Cadence Design Systems

Erweiterung der kundenverwaltete Cloud-Optionen

Das neue Cadence Cloud Passport Partner Programm von Cadence Design Systems bietet Kunden…

Schaltungssimulation

Schneller durch Parallelverarbeitung

Höhere Rechengeschwindigkeit für die Simulation analoger, Mixed-Signal- und HF-Schaltungen…