Startseite > Elektronikfertigung > Leiterplatten > »Leiterplatten- und Halbleiter-Technologien wachsen zusammen«

AT&S

»Leiterplatten- und Halbleiter-Technologien wachsen zusammen«

30. September 2019, 12:33 Uhr | Karin Zühlke

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Building Blocks für All-in-one-Packaging

Zum Abschluss des Technologieforums gab Hannes Voraberger, Director R&D einen Ausblick zu den R&D-Aktivitäten bei AT&S. Viele innovative Technologien hat das Unternehmen zum Stand 2019 bereits in die Hochvolumenfertigung geführt. Dazu zählen u.a. das Embedding passiver, aktiver und Power-Komponenten (ECP), der Einsatz von Materialien mit geringem Df-Faktor, mSAP (30/30 µm), SLP (Substrate-like PCBs) oder Verbindungslösungen für HF-Anwendungen. Weitere Technologien sind in der Entwicklung oder bereits als Prototypen verfügbar: Hier sind eine weitere Reduzierung der Leiterbahn-Strukturen (5/5 µm), neue thermische Konzepte, integrierte HF-Lösungen, integrierte Induktoren sowie die virtuelle Leiterplatten-Simulation zu nennen. Auf dem Weg zum All-in-one-Package nutzt AT&S verschiedene Funktionsbausteine wie ECP, Fan-out-System-in-Boards (FO-SIBs mit Leistungs-, HF- oder Sensor-Modulen), AiP (Antenna in Package), Schirmung (metallisierte Kavitäten), etc.

Investitionen und Erweiterung im Substrat-Bereich

Um eine weitere Miniaturisierung zu ermöglichen, investiert AT&S in Chongqing in eine der modernsten Substrat-Fertigungseinrichtungen der Welt. Im neu entstehenden Werk, das Ende 2021 den Betrieb aufnehmen wird, werden in Zukunft auf insgesamt 60.000 m² IC-Substrate für Hochleistungsrechner-Module produziert. Diese bieten die Grundlage für die nötige Performance künftiger Anwendungen und ermöglichen die immer schnellere Verarbeitung stetig größer werdender Datenmengen, etwa bei Künstlicher Intelligenz, Robotik, autonomem Fahren sowie bei immer stärker vernetzten digitalen Systemen.