Testen von Bosch-DFA-Algorithmen
PLS UDE 2026 ermöglicht Debuggen von Embedded-KI-Beschleunigern
Die UDE 2026 von PLS erlaubt erstmals auch das Debuggen, die Laufzeitbeobachtung und die Validierung spezieller, datenflussorientierter Algorithmen, wie sie aktuell in Embedded-KI-Anwendungen Einzug halten. Hierzu hat PLS Werkzeuge für die Bosch Data Flow Architecture (DFA) entwickelt.
PLS Programmierbare Logik & Systeme wird das Debug-, Trace- und Test-Werkzeug UDE Universal Debug Engine 2026 auf der embedded world 2026 in Nürnberg (Halle 4, Stand 310) präsentieren.
Im Rahmen eines vom Bundesministerium für Wirtschaft und Energie geförderten Forschungsprojektes wurden bei PLS neuartige Werkzeuge für die Bosch Data Flow Architecture (DFA) entwickelt und in die UDE 2026 integriert. Bei der Bosch DFA handelt es sich um einen hochparallelen, dynamisch konfigurierbaren Hardwarebeschleuniger, mit dem sich insbesondere die bei KI-Anwendungen notwendigen datenflussorientierten Berechnungen äußerst performant durchführen lassen. Da das DFA-Hardwaremodul mit wenig Chipfläche auskommt und sich zudem durch eine geringe Leistungsaufnahme auszeichnet, ist die DFA zudem perfekt für die Integration in eingebettete Systeme bzw. Systems-on-Chip (SoCs) geeignet.
Anders als in herkömmlichen Prozessorarchitekturen, bei denen die Ausführung der Algorithmen vorrangig über Sequenzen von Maschinenbefehlen erfolgt, werden in der Bosch DFA mathematische Basisblöcke für die jeweilige Aufgabe zusammengeschalten und so ein Datenflussgraph gebildet. Dies sorgt für eine deutlich höhere Effizienz, allerdings lässt sich ein solcher Graph mit herkömmlichen Debugger-Funktionen nicht debuggen. PLS hat seine UDE deshalb für die Analyse und die Fehlersuche im Datenflussgraphen der DFA mit einer ganzen Reihe von neuen speziellen Features erweitert.
Als Peripheral-Modul eines eingebetteten Systems bzw. SoCs kann die DFA einzeln oder in Zusammenhang mit den Haupt-Cores des Host-Controllers synchron gestartet und gestoppt werden. Sie ist als zusätzlicher Core in die Debugger-Bedienoberfläche integriert und Mitglied einer Run-Control-Gruppe, über welche die Debug-Synchronisierung der Kerne gesteuert wird. Dies erlaubt sowohl ein paralleles Debuggen der Applikation der Haupt-Cores als auch die gleichzeitige Beobachtung des DFA-Beschleunigers. Ein Einzelschrittbetrieb ermöglicht darüber hinaus eine detaillierte Untersuchung des Datenflusses.
Neben der einfachen, hardwarenahen Anzeige der Register ermöglicht die UDE 2026 auch eine Darstellung der DFA-Konfiguration, die für die Implementierung des jeweiligen Datenflussgraphen der Zielapplikation erforderlich ist, auf verschiedenen Abstraktionsebenen. So kann gezielt die Konfiguration der einzelnen Basisblöcke überprüft und geändert werden. Mittels grafischer Darstellung der Zusammenschaltung der Basisblöcke für einen spezifischen Algorithmus als Baum oder Block-Grafik wird der Datenflussgraph visualisiert. Neben unterschiedlichen Darstellungsformen, die sich individuell den Bedürfnissen des jeweiligen Entwicklers anpassen lassen, wurde auch eine Export- und Import-Funktion für DFA-Konfigurationen realisiert.
Mit Hilfe eines SystemC Simulations-Modells lassen sich zudem Laufzeitdaten der DFA aufzeichnen. Eine ebenfalls im Rahmen des Forschungsprojektes neu entwickelte zusätzliche Software-Komponente ermöglicht die Anzeige dieser Daten als dekodierten Text und als zeitkorrelierte grafische Darstellung.
Mit ihren neuen Funktionen für den Test und die Laufzeitanalyse von DFA-Algorithmen unterstützt die UDE 2026 ab sofort nicht nur mit einer DFA ausgestattete Automotive-Mikrocontroller verschiedener Halbleitersteller, sie ermöglicht darüber hinaus auch ein auf dem Simulationsmodell der DFA basierendes virtuelles Prototyping.
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Ganzheitlicher Ansatz
Funktionale Sicherheit mit Questa One
Smarte und standardisierte Testverfahren
Schneller zum E-Antrieb
Von getestet zu bewährt
Zuverlässige Fahrzeugsoftware – die nächste Phase
