UDE 2026 von PLS
Hocheffiziente Embedded-KI-Beschleuniger debuggen
Das von PLS vorgestellte Debug-, Trace- und Test-Werkzeug UDE Universal Debug Engine 2026 ermöglicht jetzt erstmals auch das Debuggen, die Laufzeitbeobachtung und die Validierung spezieller datenflussorientierter Algorithmen, wie sie aktuell etwa in Embedded-KI-Anwendungen Einzug halten.
Im Rahmen eines vom Bundesministerium für Wirtschaft und Energie geförderten Forschungsprojekts hat PLS Programmierbare Logik & Systeme dafür neuartige Werkzeuge für die Bosch Data Flow Architecture (DFA) entwickelt und in die UDE 2026 integriert. Bei der Bosch DFA handelt es sich um einen hochparallelen, dynamisch konfigurierbaren Hardwarebeschleuniger, mit dem sich besonders die bei KI-Anwendungen notwendigen datenflussorientierten Berechnungen performant durchführen lassen. Weil das DFA-Hardwaremodul mit wenig Chipfläche auskommt und sich durch eine geringe Leistungsaufnahme auszeichnet, eignet sich die DFA zudem für die Integration in Embedded-Systeme bzw. Systems-on-Chip (SoCs).
Anders als in herkömmlichen Prozessorarchitekturen, bei denen die Ausführung der Algorithmen vorrangig über Sequenzen von Maschinenbefehlen erfolgt, werden in der Bosch DFA mathematische Basisblöcke für die jeweilige Aufgabe zusammengeschaltet und so ein Datenflussgraph gebildet. Dies sorgt für eine höhere Effizienz, allerdings lässt sich ein solcher Graph mit herkömmlichen Debugger-Funktionen nicht debuggen. PLS hat seine UDE deshalb für die Analyse und die Fehlersuche im Datenflussgraphen der DFA mit einer ganzen Reihe neuer spezieller Features erweitert.
Als Peripheral-Modul eines Embedded-Systems bzw. SoCs lässt sich die DFA einzeln oder in Zusammenhang mit den Haupt-Cores des Host-Controllers synchron starten und stoppen. Sie ist als zusätzlicher Core in die Debugger-Bedienoberfläche integriert und Mitglied einer Run-Control-Gruppe, über welche die Debug-Synchronisierung der Kerne gesteuert wird. Dies ermöglicht sowohl ein paralleles Debuggen der Applikation der Haupt-Cores als auch die gleichzeitige Beobachtung des DFA-Beschleunigers. Ein Einzelschrittbetrieb ermöglicht darüber hinaus eine detaillierte Untersuchung des Datenflusses.
Neben der einfachen, hardwarenahen Anzeige der Register ermöglicht die UDE 2026 auch eine Darstellung der DFA-Konfiguration, die für die Implementierung des jeweiligen Datenflussgraphen der Zielapplikation erforderlich ist, auf verschiedenen Abstraktionsebenen. So lässt sich gezielt die Konfiguration der einzelnen Basisblöcke überprüfen und ändern. Mittels grafischer Darstellung der Zusammenschaltung der Basisblöcke für einen spezifischen Algorithmus als Baum- oder Block-Grafik wird der Datenflussgraph visualisiert. Neben unterschiedlichen Darstellungsformen, die sich individuell den Bedürfnissen des jeweiligen Entwicklers anpassen lassen, wurde auch eine Export- und Import-Funktion für DFA-Konfigurationen realisiert.
Mit Hilfe eines SystemC-Simulations-Modells lassen sich zudem Laufzeitdaten der DFA aufzeichnen. Eine ebenfalls im Rahmen des Forschungsprojekts neu entwickelte zusätzliche Software-Komponente ermöglicht die Anzeige dieser Daten als dekodierten Text und als zeitkorrelierte grafische Darstellung.
Mit ihren neuen Funktionen für den Test und die Laufzeitanalyse von DFA-Algorithmen unterstützt die UDE 2026 ab sofort nicht nur mit einer DFA ausgestattete Automotive-Mikrocontroller verschiedener Halbleitersteller, sie ermöglicht auch ein auf dem Simulationsmodell der DFA basierendes virtuelles Prototyping.
PLS auf der embedded world 2026: Halle 4, Stand 310
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
