Da die Simulation mittlerweile eine genaue Darstellung der Zellstrukturen ermöglicht, ist der iterative Optimierungsprozess nahezu unabhängig von den Zykluszeiten der Halbleiterfabriken. Bisher dauerte die Herstellung eines experimentellen Wafer-Loses einige Wochen oder sogar Monate, jetzt erfordert ein „virtueller Wafer-Durchlauf“ auf der Basis einer modellierten Bauteilstruktur nur noch wenige Stunden Rechenzeit. Einzigartig dabei ist, dass bei einer Mixed-Mode-Simulation eine externe Anwendungsschaltung mit dem Modell der internen physikalischen Struktur des Halbleiterbauteils kombiniert werden kann. Bislang nicht messbare Parameter, wie Löcher- und Elektronenströme, können ebenfalls erfasst werden.
Dies erlaubt einen „Design for Reliability“-Ansatz: Die Schaltungsumgebung eines kundenspezifischen Designs und die Worst-Case-Bedingungen des Einsatzprofils können mit dem physikalischen Strukturmodell des Halbleiter-Leistungsschalters kombiniert werden. Sogar Fehlerarten, wie ein blockierter Rotor oder eine kurzgeschlossene Wicklung sowie die Auswirkungen dieser Zustände auf die Temperatur und die Stromverteilung im IGBT können so untersucht werden. Anhand dieses Wissens können die Zellstrukturen und das Design der Feinheiten von Leistungsbauteilen auf spezifische Einsatzprofile zugeschnitten und deren Worst-Case-Bedingungen optimiert werden. Beispiele dieses Ansatzes sind die Zünd-IGBTs Generation 4 EcoSPARK von Fairchild, die im Hinblick auf eine maximale Energie pro Halbleiterfläche bei niedriger Sättigungsspannung optimiert wurden.