Synopsys
NVM-IP braucht 75 Prozent weniger Platz
Synopsys macht sein AEON-Trim-NVM-IP aus seiner DesignWare-Bibliothek für High-Voltage-Prozesse verfügbar. Das neue IP ist um bis zu 75 Prozent kleiner als alternative NVM-IPs und trägt dadurch zur Verringerung der Größe und der Kosten von Automotive-ICs bei.
Das DesignWare-NVM-IP ist in Standard-180-nm-5V-CMOS- und Bipolar-CMOS-DMOS-(BCD)-Prozessen verfügbar, ohne dass zusätzliche Masken oder Prozessschritte erforderlich wären, unterstützt den breiten Temperaturbereich, welcher für Automotive-Grade-0-Anwendungen gefordert wird, und übertrifft die AEC-Q100-Qualitätsstandards. Ferner reduzieren kürzere Programmierzeiten die NVM-Testzeiten und den Faktor 3 im Vergleich zu alternativen NVM-Lösungen. Dadurch können Entwickler den Zeitaufwand für den Produktionstest senken und die Testkosten für Automotive- und Industrial-ICs minimieren.
Das AEON-Trim-NVM-IP für High-Voltage-Prozesse umfasst spezielle Test-Modi, welche die Programmiergeschwindigkeit erhöhen und die Testkosten und die Testzeit um einen Faktor von bis zu 3 reduzieren. Beispielsweise sind Operationen möglich, mit denen Entwickler das gesamte Speicher-Array in einem einzelnen, schnelleren Vorgang programmieren können. Außerdem können Entwickler Testbedingungen und Testlimits wählen, mit denen Temperatureffekte emuliert werden, so dass auf das Testen über verschiedene Temperaturbereiche hinweg verzichtet werden kann.
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Synopsys
Erweitertes IP-Portfolio für die Automotive-SoC-Entwicklung
Date 2014
HW/SW-Co-Development - wer zahlt für die Modelle?
