Produkt

EDA (Halbleiterentwicklung)

Cadence Design Systems

Virtuoso: Chip-Design bis 20 nm

Cadence Design Systems erweitert seinen auf Virtuoso-basierenden Flow für Custum/Analog-ICs und erhöht somit die Produktivität über den gesamten Flow hinweg, angefangen bei der Design-Spezifikation bis hin zu den Layoutdaten der Chips (GDSII) für…

SpringSoft

Neue Version von Laker ADP

SpringSoft präsentiert eine neue Version des Designeingabe-Tools »Laker Advanced Design…

Mentor Graphics

Calibre RealTime

Calibre-RealTime von Mentor Graphics ist eine neue Plattform, die bereits während der…

Altium

Altium Designer 10, Altium Vaults und AltiumLive

Altium kündigt neben der neuesten Version seines Altium Designers (Altium Designer 10)…

SpringSoft

Neuer Flow und höhere Produktivität bei der Verifikation von SoCs

Ab sofort soll die Verifikation und das Debuggen von SoCs mit dem Siloti Visibility…

PCB-Designsoftware

Alle Funktionen, keine Kosten

Bei der Auswahl der richtigen Design-Software ist es wichtig, die Lösung selbst zu testen,…

Frühzeitige Hardware-/Software-Co-Verifikation

Synopsys: Neues Rapid-Prototyping-System

Unter der Bezeichnung HAPS-60 hat Synopsys jetzt ein Rapid-Prototyping-System vorgestellt,…

Valor/Mentor Graphics

DFM-Produkt mit neuen Funktionen

vSure-Version 9.0 von Valor, ein Unternehmensbereich von Mentor Graphics, ist Nachfolger…

Leiterplattenlayout

Vom Zeichner zum Projektmanager

Steigende technische und wirtschaftliche Anforderungen rücken das Leiterplattendesign mehr…

Kostenkontrolle beim Chipentwurf

Die neue Wirtschaftlichkeit der Verifikation

Ein intelligenterer Ansatz bei der Verifikation kann nach Aussage von Manoj Gandhi, Senior…