Halbleiter

Alliance Memory
© Alliance Memory

Alliance Memory

0,6-V-16- und -32- Gb-SDRAMs mit 4,2 Gb/s

Die neuen 16-Gb- und 32-Gb-LPDDR4X SDRAMs kombinieren den Niederspannungsbetrieb an 0,6 V mit schnellen Taktraten von 2,133 GHz und hohen Datenraten von 4,2 Gb/s.

Markt&Technik
ASML
© ASML

Im Falle einer militärischen Aggression

ASML kann EUV-Systeme bei TSMC ferngesteuert abschalten

ASML und TSMC haben die Möglichkeit, die EUV-Systeme von ASML für die Fertigung von ICs...

Markt&Technik
Die GPU »H100« von Nvidia auf Basis der Hopper-Architektur mit über 80 Milliarden Transistoren. 
© Nvidia

GPUs kosten zu viel

Hyperscaler wollen sich von Nvidia-Abhängigkeit befreien

Hyperscaler wie Meta, Microsoft, Google und Amazon treiben die Entwicklung eigener...

Markt&Technik
Die Entwicklung des Marktanteils der HBMs gemessen am Gesamtmarkt bezüglich der ausgelieferten Bits und des Umsatzes.
© TrendForce

Nachfrage steigt enorm

Führt der HBM-Boom zur DRAM-Knappheit?

Die führenden Hersteller fahren die Zahl der Wafer für die Fertigung der neusten...

Markt&Technik
Wasson Sameer
© MIPS Technologies

Fokus auf den RISC-V-IP-Provider

MIPS: »Die beste Zeit hat gerade begonnen«

MIPS Technologies hat bewegte Zeiten hinter sich bringen müssen. 2021 wurde aus »MIPS...

Markt&Technik
Merck
© Merck

Guter Jahresauftakt

Merck Electronics steigert Umsatz

Merck Electronics erzielte im ersten Quartal ein organisches Umsatzwachstum von 6,3...

Markt&Technik
Aldo Kamper, CEO von ams OSRAM, und Bundesminister Martin Kocher sowie der steirische Landeshauptmann Christoper Drexler
© ams OSRAM

588-Mio.-Euro-Investition

ams OSRAM: Neue Fab und Einstieg ins Foundry-Geschäft

588 Mio. Euro will ams OSRAM bis 2030 am Entwicklungs- und Produktionsstandort...

Markt&Technik
Die neue integrierte Plattform von SÜSS MicroTec erlaubt es, schnell den jeweils besten Bonding-Prozess zu evaluieren,
© SÜSS MicroTec

Hybrid-Bonding parallel entwickeln

SÜSS MicroTec: Der weltweit erste Hybrid-Bonding-Allrounder

Der erste Hybrid-Bonding-Allrounder der Welt von SÜSS MicroTec ermöglicht sowohl...

Markt&Technik
TSMC setzt den eigenen CoWoS-Prozess für die Wafer-Scale-Integration ein, um leistungsfähige Systeme für das KI-Training zu realisieren.
© TSMC

Advanced Packaging von TSMC

Chips in Wafer-Größe für KI-Training

Bis 2027 will TSMC »Systems on Wafer« auf Basis seines Advanced-Packging-Prozess CoWoS...

Markt&Technik
Dr. A Koike (Präsident der Rapidus Corp., 3. Person von rechts) und Prof. Dr. M. Schneider-Ramelow (Institutsleiter des Fraunhofer IZM, 4. Person von rechts), Dr. Tanja Braun, Gruppenleiterin, Fraunhofer IZM
© Fraunhofer IZM

Rapidus und Fraunhofer IZM

Advanced Packaging für 2-nm-ICs

Die japanische Rapidus und das Fraunhofer IZM, arbeiten gemeinsam an neuen...

Markt&Technik