Xilinx

25. Februar 2016, 7 Bilder
© XILINX
Bild 5: Datentransfer zwischen den Line-Buffern