[1] Alfke,P.: Creative Uses of Block RAM. White Paper, Virtex and Spartan FPGA Families, Xilinx Inc., San Jose, Juni 2008.
[2] Chapman, K.: UART Transmitter and Receiver Macros. UART Manual, Xilinx Inc., San Jose, Januar 2003.
[3] Chapman, K.: 200 MHz UART with Internal 16-Byte Buffer. Application Note 223, Xilinx Inc., San Jose, April 2008.
[4] Lynch, M.A.: Microprogrammed State Machine Design. CRC Press, Boca Raton, 1993.
[5] Carter, J.W.: Microprocessor Architecture and Microprogramming: A State Machine Approach. Prentice Hall, New Jersey, 1996.
[6] White, D.E.: Bit-Slice Design: Controllers and ALUs. Garland Publishing, New York, 1981.
[7] Product Selection Guides. Xilinx Inc., San Jose, Mai 2010.
[8] Spartan-3 Generation FPGA. User Guide, Xilinx Inc., San Jose, Feb. 2008.
[9] Spartan-3 FPGA Family. Data Sheet, Xilinx Inc., San Jose, Juni 2008.
[10] Using Block RAM in Spartan-3 Generation FPGAs. Application Note 463, Xilinx Inc., San Jose, März 2005.
[11] M68HC05 Family - Understanding Small Microcontrollers. Rev. 2.0, Motorola Inc., Denver 1998.
[12] M68HC05 Microcontroller Applications Guide. Rev. 3.0, Motorola Inc., Phoenix 1998.
Prof. Dr.-Ing. Irenäus Schoppa studierte Informatik an der Technischen Universität Berlin. Im Jahre 1998 promovierte er dort zum Dr.-Ing. Seit dem Jahr 2008 ist er Professor für Hardware-Software Codesign an der HTWG Konstanz. (ischoppa@htwg-konstanz.de)
B.Sc. Christian Kielmann studierte Technische Informatik an der HTWG Konstanz. Im Rahmen einer Bachelor-Arbeit befasste er sich mit Soft-Core-Prozessoren. Gegenwärtig absolviert er seinen Master in Informatik. Neben dem Studium arbeitete er in der Spezialmesstechnik beim Triebwerkshersteller Rolls-Royce Deutschland. (chkielma@htwg-konstanz.de)