Das Temperaturverhalten von Power-FETs bei Rückschlagpulsen
Fortsetzung des Artikels von Teil 2
Das Temperaturverhalten von Power-FETs bei Rückschlagpulsen
Bereits die Messungen bei hohen Umgebungstemperaturen zeigen einen Unterschied im Temperaturverhalten beider Transistoren auf. Es ist nicht nur der etwas höhere Temperaturhub, sondern auch die längere Abkühlzeit des zweiten, durch Temperaturzyklen gestressten Transistors, die andeuten, dass das Chiplot durch die Temperaturzyklen in Mitleidenschaft gezogen wurde (in Bild 4 rechts). Wie aufgrund der vorherigen Untersuchung zu erwarten war, in der das Verhalten bei unterschiedlichen elektrischen Eigenschaften dargestellt wurde, wird die Abweichung im Temperaturverhalten bei niedrigen Umgebungstemperaturen noch deutlicher. Aufgrund des ermüdeten Chiplots gibt es Transistorzellen, welche weniger gut gekühlt sind und somit heißer sind als die umliegenden Zellen. Diese übernehmen dann aufgrund der positiven Temperaturdrift des Drainstromes mehr Strom, wenn der Transistor im Linearbereich betrieben wird, und werden somit noch heißer. Es entstehen „Hot Spots“.
Entscheidend für die Lebensdauer-Anforderung für Bauteile in solchen Anwendungen ist somit die Anzahl der spezifizierten Temperaturzyklen. Ein Bauteil mag im fabrikneuen Zustand robust sein und tausend Rückschlagpulse aushalten. Dies heißt jedoch nicht, dass es nach tausend Temperaturzyklen in der Lage ist, einen einzigen Rückschlagpuls der halben Energie zu absorbieren.
Jobangebote+ passend zum Thema
Mit zunehmender Zelldichte werden Power-FETs im Linearbereich immer empfindlicher. Eine Vergleichsmessung zwischen zwei Transistoren zeigt die Problematik auf. Beide Transistoren haben die gleiche Siliziumfläche, unterscheiden sich aber bezüglich der Siliziumtechnologie. Dies äußert sich in leicht unterschiedlichen elektrischen Eigenschaften. Die in Bild 2 dargestellten Transferkennlinien beider Transistoren, welche bei niedriger und hoher Temperatur vermessen wurden, weichen kaum voneinander ab. Prinzipiell ist zu sehen, dass der Drainstrom bis zum isothermen Punkt mit zunehmender Temperatur, aber gleichbleibender Gate-Source-Spannung zunimmt. Die ebenfalls aufgezeigte Temperaturdrift des Drainstroms gibt darüber qualitativ Auskunft. Trotz des kaum sichtbaren Unterschiedes in den Kennlinien hat Transistor B (in Bild 2 rechts) eine deutlich stärkere Drift. Folglich wird dieser Transistor eher dazu tendieren, sich im Linearbereich instabil zu verhalten. Dies äußert sich darin, dass sich so genannte „Hot Spots“ herausbilden.
- Das Temperaturverhalten von Power-FETs bei Rückschlagpulsen
- Schlussfolgerungen
- Das Temperaturverhalten von Power-FETs bei Rückschlagpulsen
- Das Temperaturverhalten von Power-FETs bei Rückschlagpulsen
