Sony/imec
Durchbruch bei hochdichter Rückseitenkontaktierung
Sony und imec haben eine neue Technologie für eine hochdichte Rückseitenkontaktierung in 3D-Chips entwickelt, die hochdichte Verbindungen ermöglichen und gleichzeitig keine Probleme mit dem Seitenverhältnis der TSVs hat.
Imec und die Sony Semiconductor Solutions Corporation (Sony) haben gemeinsam ein neuartiges Integrationsmodul für hochdichte rückseitige Verbindungen (Backside Interconnects) entwickelt, eine Schlüsselkomponente für 3D-Stacking- und Backside-Functionalization-Technologien. Das Modul basiert auf einem selbstjustierenden lokalen dielektrischen Isolationsschritt auf der Rückseite (self-aligned local backside dielectric isolation, kurz local BDI). Dadurch sind hochdichte Front-to-Back-Durchkontaktierungen durch das Silizium (Through-Si-Vias, TSVs) mit geringem Widerstand und geringen Leckströmen möglich. Gleichzeitig zeichnet sich der neue Ansatz im Vergleich zu konventionellen TSV-Verfahren durch ein um den Faktor3 größeres Overlay-Fenster aus. Der Local-BDI-TSV-Ansatz ist eine Integrationsmethode, die neue 3D-Integrationskonzepte für eine Vielzahl von Anwendungsfällen ermöglicht, darunter Logik- und Speicherbausteine.
Backside-Functionalization und 3D-Stacking zählen zu den Schlüsseltechnologien für die nächste Generation von Halbleitern. Aber sie erfordern beide hochdichte Rückseitenverbindungen, um die Konnektivität zwischen der feinstrukturierten aktiven Vorderseite des Wafers und der deutlich gröber strukturierten Waferrückseite sicherzustellen. Ein vielversprechender Ansatz zur Herstellung von Rückseitenverbindungen ist das Via-Middle-TSV-Verfahren. Obwohl dieses Verfahren eine hochdichte Verbindung zwischen Vorder- und Rückseite des Wafers ermöglicht, weisen die TSVs typischerweise ein hohes Seitenverhältnis auf, was sowohl für die Metallisierung als auch mit Hinblick auf die elektrische Leistung Probleme mit sich bringt.
Das alternative Prozessmodul von Sony und imec zur Integration von rückseitigen TSVs wird mit »local BDI« bezeichnet. Das Herzstück dieses Moduls ist eine selbstjustierende Isolationsstruktur, die lokal in den Überlappungsbereichen zwischen den TSVs und den aktiven Strukturen auf der Vorderseite des Wafers erzeugt wird (siehe Abbildung). Dieser neue Ansatz für die rückseitige Konnektivität bietet gegenüber dem herkömmlichen Via-Middle-TSV-Verfahren erhebliche Vorteile.
Zsolt Tokei, imec-Fellow und Programmdirektor für 3D-Systemintegration, erklärt: »Ausgehend von den bereits auf der Vorderseite des Wafers vorhandenen, hochdichten und schmalen Durchkontaktierungen, also den Middle-of-Line-Durchkontaktierungen, ermöglicht unser Modul erstmals den Übergang zu wesentlich breiteren TSV-Verbindungen zwischen der aktiven Vorderseite und der Rückseite des Wafers. Im Vergleich zu einem Via-Middle-TSV-Ansatz weisen die lokalen BDI-TSVs eine um 50 Prozent größere kritische Strukturbreite (CD) an der Unter- und Oberseite auf, was den TSV-Metallisierungsprozess vereinfacht und dessen Widerstand um das Dreifache reduziert. Der Prozess vergrößert zudem die Toleranz gegenüber Fehlausrichtungen zwischen den TSVs und den schmalen MOL-Vias auf bis zu 30 nm. Dies wurde für eine Standardzellenkonfiguration mit einer Zellenhöhe von 115 nm nachgewiesen. Darüber hinaus bieten die selbstjustierenden Strukturen innerhalb dieses vergrößerten Overlay-Fensters eine sehr gute Isolation gegenüber dem umgebenden Si-Substrat, was durch Leckstrommessungen bestätigt wurde.«
Der Prozessablauf beginnt mit der herkömmlichen FEOL-, MOL- und BEOL-SChritten, gefolgt von Wafer-Bonding und das Ausdünnen des Siliziums (Silicon Thinning). Die Bildung der lokalen BDI-Strukturen in den Überlappungsbereichen von TSV und aktiven Schichten erfolgt durch eine konforme Abscheidung eines Dielektrikums sowie einem anschließenden isotropen Ätzschritt. Danach werden die TSVs metallisiert. »Das Local-BDI-Modul wird neue 3D-Integrationskonzepte für eine Vielzahl von Anwendungsfällen ermöglichen – darunter moderne Logik- und Speicheranwendungen«, fügt Zsolt Tokei hinzu und weiter: »Im Gegensatz zu bisherigen Verfahren, erlaubt unser Modul die elektrische Anbindung von TSVs durch eine bis zu 500 nm dicke verbleibende Siliziumschicht hindurch. Dies ist insbesondere für Anwendungen wie DRAMs von Interesse, bei denen bewusst eine vergleichsweise dicke Siliziumschicht auf der Rückseite des Wafers erhalten bleibt.«
Takushi Shigetoshi, Senior Manager bei Sony und Hauptautor der Arbeit, fügt hinzu: »Die 3D-Integration gewinnt in einer Vielzahl von Halbleiteranwendungen zunehmend an Bedeutung. Daher ist es äußerst wichtig, verschiedene Konzepte für die rückseitige Anbindung zu entwickeln, die je nach Zielanwendung ausgewählt werden können.«