Design

Achillesferse Verifikation

Die Verifikation des Designs ist und bleibt derzeit die Achillesferse bei der Chipentwicklung. Bei großen Projekten übersteigt schon heute der Aufwand für die Verifikation im hohen Maße den Designaufwand. Durch neue Entwicklungsplattformen will man…

Verifikation von Mixed-Signal-Chips mit…

Ein Diplomat zwischen allen Fronten

Durch die Unterstützung einer Analog-Mixed-Signal-Verhaltenssprache, speziell VHDL-AMS,…

Komplett vom Benutzer programmierbar

Die S-Edit-Designumgebung von Tanner EDA eignet sich für Analog- und Mixed-Signal-…

Optimiert für drahtlose Anwendungen

Das Cadence RF Design Methodology Kit ist als Lösung speziell für drahtlose Designs…

FPGAs in Leiterplattendesigns integrieren

Altium verbessert seine Designumgebung Altium Designer 6.0 insbesondere in Bezug auf seine…

Vom Konzept bis zur Implementierung

ModelSim Designer stellt eine komplette FPGA-Design- und Verifikationsumgebung dar.

Stromverteilung auf Systems-on-Chips

Der rechte Strom am rechten Ort

Beim Schritt zu 65 nm werden zwar die Strukturen kleiner, doch die Dies werden im…

Methodisches Chip-Design

Ein neues Methodology-Kit mit der Bezeichnung »SITaR«, das die Zusammenarbeit bei der…

Methodisches Chip-Design

Ein neues Methodology-Kit mit der Bezeichnung »SITaR«, das die Zusammenarbeit bei der…

Vollständige Design-Umgebung

Unter dem Namen »Talus« hat jetzt Magma Design Automation eine vollständig neue Umgebung…