Startseite > Elektronikfertigung > Fertigungstechnik > Leiterplatten ohne Schaltpläne nachentwickeln? Kein Problem!

Fraunhofer IPK und Lacon

Leiterplatten ohne Schaltpläne nachentwickeln? Kein Problem!

13. Januar 2014, 10:29 Uhr | Karin Zühlke

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Die Re-Prozesskette

Und so sehen die vier Hauptschritte der »Re-Prozesskette« aus:

1.   Erstellung CT- oder 3D-Scan: Die Leiterplatten werden mit einem der Verfahren genau digitalisiert. Das digitale Modell dient als Grundlage zur Objektidentifizierung.
2.   Strukturen identifizieren: Segmentierung von Bauteilen, Pins und Leiterbahnen anhand von Grauwertdifferenzen mit anschließendem Datenbankabgleich.
3.   Netzliste generieren: Die Netzliste wird über bestehende Flying-Probe-Testmethoden erstellt. Über diese Verfahren können in Ergänzung des vorangegangenen Teilprozesses zusätzlich Bauteilspezifikationen über elektrische Messungen ermittelt werden.
4.   Pläne erstellen: Die Netzliste wird zur Ableitung des Stromlaufplans unter Einsatz von ECAD-Software modelliert. Aus einer Symbolbibliothek werden die Bauteile selektiert und positioniert.

Lacon verdichtet die vorherigen Ergebnisse im Layout und in der Netzliste und bestimmt – wie im EMS-Geschäft üblich – mit dem Instandhaltungsservice für elektronische und elektromechanische Baugruppen die Schnittstelle zum Kunden. Das bedeutet, dass Lacon auf Basis der Vorarbeiten der anderen Partner mit den dann vorliegenden Erkenntnissen ein verlässliches und funktionierendes Layout mit auf dem Markt verfügbaren Bauteilen erstellen muss.
Die Kunst ist es, Routineprozesse zu automatisieren und an den entscheidenden Stellen das unbedingt notwendige Erfahrungswissen effizient einzubringen. In diesem Sinne ist das Hauptziel die Entwicklung einer umfassenden Life-Cycle-Heuristik, die dann in der Praxis die notwendige Flexibilität für das Design und die Industrialisierung einer Baugruppe zulässt.