Produkt

Validierung von Prototypen – Teil 2

Portierbare Stimuliermethode für Post Silicon Validation

Dass sich der Portable Stimulus Standard (PSS) mit den üblichen Standardmethoden zur Verfifikation, wie der Universal Verification Methodolgy (UVM), kombinieren lässt wird im zweiten Teil gezeigt. Am Beispiel eines Interconnect Bus wird verdeutlicht,…

Für mehrere Prozessknoten verfügbar

eFPGA überschreitet die 10-Mio.-Marke

Achronix meldet, dass seine Speedcore-eFPGA-IP-Cores mittlerweile 10 Mio. Mal in ASICs…

Functional Safety Software

LDRA Tool Suite für ARC-Prozessoren

Mit der Integration der Functional-Safety-Prozessoren DesignWare ARC von Synopsys…

ADAS is pushing growth

10 million production vehicles with »videantis inside«

videantis, a German supplier of processor IP for the automotive and other embedded…

Andes Technology

SK Telecom nutzt RISC-V

Das koreanische Unternehmen SK Telecom (SKT) setzt beim Thema »KI« auf den 64-Bit…

Thalia Design Automation

»Reuse von Analog-IP lohnt sich«

Davon ist Sowmyan Rajagopalan, CTO und Gründer von Thalia Design Automation, überzeugt.…

RISC-V

Renesas will RISC-V-Prozessorkerne nutzen

Auf der Basis der 32-bit-RISC-V-Prozessorkerne von Andes Technology will Renesas ASSPs…

Open-Source-Prozessoren

Für wen RISC-V eine Alternative ist

In der fünften Generation sorgt RISC für Aufsehen – aufgrund des Open-Source-Ansatzes. In…

Imagination Technologies

NXP lizenziert EPP-IP für seine S32-Netzwerkprozessoren

NXP Semiconductors hat das EPP-IP (Ethernet Packet Processor) lizenziert, um das IP in…

Distributionsvereinbarungen

4 neue Verträge für Mouser

Der Handelspartner ist auf den Design-In-Prozess spezialisiert. Mit den Vereinbarungen…