Produkt

EDA (Halbleiterentwicklung)

Cadence/Samsung

Backside-Implementation Flow for 2nm Process

Cadence Design Systems announced that it has delivered a complete, certified backside implementation flow to support Samsung Foundry’s SF2 process node.

EDA

Neue Tools für IC-Entwickler

Eine höhere Produktivität beim Entwurf analoger und HF-ICs verspricht Cadence mit einer...

Interview: Stelios Diamantidis, Synopsys

More and More Companies Want to Design ICs

Despite increasing complexity, interest in developing chips themselves is growing. In...

Resilienz in der Lieferkette – Teil 2

Die Lösung für die Lieferkette

Zur Lösung des im ersten Teil [3] identifizierten Problems eignet sich ein 3-phasiger...

Resilienz in der Lieferkette – Teil 1

Das Problem der Lieferkette

Im ersten Teil dieser zweiteiligen Reihe über die Resilienz der Lieferkette wird das...

Verifikation digitaler Schaltungen

Mit KI und Daten schneller zum fehlerfreien IC

Die Logikverifizierung braucht traditionell mehr als 70 Prozent der gesamten...

Branchenausblick 2023

Vier Megatrends prägen die IC-Entwicklung

Viele Trends werden 2023 auf die Elektronik-Industrie einwirken. Vier davon – vier...

Verifikation effizient automatisieren

ESD-Schutz für 2,5D-/3D-ICs

Der Schutz vor elektrostatischer Entladung – auch als ESD-Festigkeit bezeichnet – ist...

U.S. Curbs Against Chinese Chip Sector

How the Chip War Affects Europe

Although the recent US export controls for semiconductors and equipment are only...

IC-Entwicklung

EDA-Tools mit KI-Unterstützung

Für die Entwicklung von ICs und SoCs hat Cadence zwei neue EDA-Tools entwickelt: die...