Produkt

EDA (Halbleiterentwicklung)

Validierung von Prototypen – Teil 1

Portierbare Stimuliermethode für Post Silicon Validation

Der Portable Stimulus Standard (PSS) wurde geschaffen, um Testzweck und Testverhalten für den Einsatz auf unterschiedlichen Zielplattformen zu spezifizieren. Im ersten von zwei Teilen wird gezeigt, wie ein PSS-basierter Traffic-Generator in einer SystemC-basierten Leistungsanalyse eingesetzt wird.

Elektronik
Mentor nimmt am Forschungs- und Entwicklungsprogramm Nano 2022 teil, um Innovationen im Bereich Halbleiter-Design und -Verifikation zu fördern.

#powerfrage an Siemens EDA

Kann die Leistung von SoC-Designs verläßlich analysiert werden?

Eine genaue Abschätzung und Optimierung der Leistungsaufnahme von SoC-Designs wird...

Elektronik
DesignSpark

Entwickler-Plattform

DesignSpark erreicht Mitgliederzahl von einer Million

RS Components startet mit einer erfreulichen Nachricht in das neue Jahr. So wurde noch...

Elektronik
Mentor nimmt am Forschungs- und Entwicklungsprogramm Nano 2022 teil, um Innovationen im Bereich Halbleiter-Design und -Verifikation zu fördern.

Mentor und STMicroelectronics

Mit »Nano 2022« Halbleiter-Design und Verifikation vorantreiben

Mentor und STMicroelectronics wollen im Rahmen des französischen Projekts »Nano 2022«,...

Elektronik
Rajagopalan_Sowmyan

Thalia Design Automation

»Reuse von Analog-IP lohnt sich«

Davon ist Sowmyan Rajagopalan, CTO und Gründer von Thalia Design Automation, überzeugt....

Markt&Technik
Chittipeddi_Sailesh

Renesas Electronics

»Nicht mehr Fast Follower, sondern führendes Unternehmen«

Renesas Electronics schafft ausgerechnet in einem schwierigen Marktumfeld die Wende....

Markt&Technik
Die europäische Ausgabe der Konferenz CadenceLIVE 2020 fand Corona-bedingt im virtuellen Raum statt.

CadenceLIVE Europe 2020

Verifikationseffizienz auf Chipebene bis zum Faktor 10 gesteigert

Cadence bringt Verifikations-IP auf die Chip-Ebene. Damit erzielt die »System...

Elektronik
WEKA Fachmedien

MathWorks

Version 2020b von MATLAB und Simulink

Das Release 2020b von MathWorks umfasst einen erweiterten Simulink-Zugang, neue...

Elektronik
Rupert Baines, CEO von UltraSoC: »Tessent bringt IP für Test und Manufacturability in die Chips, UltraSoC verbessert den Validierungsprozess – die ideale Kombination mit Siemens Digital Industries, um komplettes Life-Cycle-Management anbieten zu könn

Siemens kauft UltraSoC

Lifecycle-Management für SoCs

Mit dem Kauf will Siemens ihr Xcelerator-Portfolio ergänzen und ein besseres...

Markt&Technik
Mit Hilfe der 3D-Advanced-Packaging-Technik namens »CoWoS« (Chip-on-Wafer-on-Substrate) integriert TSMC Logik-und Speicher-ICs. Diese Chips sind für den Einsatz in der KI, im Cloud-Computing, in Datenzentren und Superdomputern konzipiert. Die ICs kön

Advanced Packaging

TSMC baut 10-Mrd.-Dollar-Packaging-Werk

Rund 10 Mrd. Dollar investiert TSMC in ein Werk in Taiwan, um dort ICs in den neusten...

Markt&Technik