Produkt

RISC-V-Training mit der ETH Zürich

PULP-Plattform RISC-V

Die Redaktion Elektronik veranstaltet zusammen mit der ETH Zürich und Greenwaves ein zweitägiges Training vom 16. bis 17. Oktober 2019 im Verlagsgebäude der WEKA Fachmedien in Haar bei München. Im Fokus steht die PULP-Plattform (Core V) RISC-V.

Optimieren des Enwicklungsprozesses

3D-Co-Design: Chip, Package und PCB

Bisherige Entwicklungswerkzeuge sind für den IC-Entwurf, das Gehäuse oder die Leiterplatte…

RISC-V-Roadshow

Gastspiele in München und Berlin

Gemeinsam sind die RISC-V Foundation und die Linux Foundation mit einer Roadshow auf…

Werkzeug von PLS

Debugging für STs Stellar Automotive-Mikrocontroller

Mit der Unterstützung der neuen Stellar Automotive-Mikrocontrollerfamilie von…

Optimiert ist nicht immer optimal

Automatisierung des Entwurfs analoger ICs – Teil 2

Angesichts der Herausforderungen beim Design analoger und hybrider ICs wurden zwei…

Mess- und Prüftechnik / HF-Systemdesign

SystemVUE versus LabVIEW Communications

Mit der Fixierung von 3gpp Release 15 bewegt sich die 5G-Technologie aus der Forschung hin…

Schaltungssimulation

Schneller durch Parallelverarbeitung

Höhere Rechengeschwindigkeit für die Simulation analoger, Mixed-Signal- und HF-Schaltungen…

Synopsys

Keine neuen Tools für Huawei

Synopsys wird Huawei nicht mehr mit neuen Tools und Software-Updates beliefern. Ohne die…

Reduktion auf Kerngeschäft

Globalfoundries verkauft ASIC-Geschäft an Marvell

Mit Avera Semiconductor, dem ASIC-Geschäft von Globalfoundries, übernimmt Marvell Know-how…

Vollständiger Entwicklungszyklus

Avnet Silica vereinfacht Zugang zu ASIC-Design und -Fertigung

Avnet Silica hat nun auch die Services von Avnet ASIC Solutions in sein Standardangebot…