Produkt

EDA (Halbleiterentwicklung)

CadenceLIVE Europe 2020

Verifikationseffizienz auf Chipebene bis zum Faktor 10 gesteigert

Cadence bringt Verifikations-IP auf die Chip-Ebene. Damit erzielt die »System VIP«-Lösung eine bis zu zehnfach höhere Effizienz bei der Einrichtung, Ausführung und Analyse von Testbenches auf Systemebene für Hyperscale-, Automotive-, Mobilfunk- und Consumer-Chips.

MathWorks

Version 2020b von MATLAB und Simulink

Das Release 2020b von MathWorks umfasst einen erweiterten Simulink-Zugang, neue...

Siemens kauft UltraSoC

Lifecycle-Management für SoCs

Mit dem Kauf will Siemens ihr Xcelerator-Portfolio ergänzen und ein besseres...

Advanced Packaging

TSMC baut 10-Mrd.-Dollar-Packaging-Werk

Rund 10 Mrd. Dollar investiert TSMC in ein Werk in Taiwan, um dort ICs in den neusten...

Einreichungsfrist bis 31. Mai

Die besten Leiterplattendesigns werden prämiert

Noch bis zum 31. Mai können sich Leiterplatten- und Baugruppendesigner mit ihren...

E-CAD im Homeoffice nutzen

Kostenfreie 30-Tage-Lizenz

Damit Entwickler und Leiterplattendesigner während der Corona-Pandemie ohne Probleme...

Kostenlos für Studierende und Lehrende

PCB-Design-Software PADS Professional

Mentor bietet eine kostenlose Student Edition des CAD-Programms PADS Professional...

Simulation eines Onboard-Chargers

Streuparameter analysieren

In Elektroautos kommen zunehmend Onboard-Charger zum Einsatz, um am normalen Stromnetz...

RS Components

Version 9 von DesignSpark erhältlich

Die CAD-Software des Distributors erhält ein Update. Neu ist unter anderem ein Report...

»Engineering Big Ideas« von Mouser

Video-Serie für Entwickler

Grant Imahara, aus der US-Serie MythBusters bekannt, ist in der letzten Folge einer...