Halbleiter-Test
10 Tipps für Boundary-Scan
Fortsetzung des Artikels von Teil 2
10 Tipps für Boundary-Scan (8 - 10)
8. Test nach der Konfigurierung von FPGAs
Vor der Konfiguration schaltet ein FPGA normalerweise auf bidirektionale I/O-Pins und voreingestellte Spannungspegel. Dies kann Probleme verursachen, wenn die umgebenden Schaltungen differentielle Signale oder spezifische Logikpegel benötigen. In einigen Fällen können auch Schädigungen auftreten. Sobald die Konfiguration des FPGAs abgeschlossen ist, können seine Boundary-Scan-Eigenschaften verändert werden.
Da die BSDL-Datei eines FPGAs das Verhalten vor der Konfiguration beschreibt, muss eine spezielle BSDL-Datei erstellt werden, welche die geladene Konfiguration des FPGAs berücksichtigt. Normalerweise bieten die FPGA-Hersteller Softwarewerkzeuge für diese Aufgabe an.
Jobangebote+ passend zum Thema
9. Verwendung externer Module für den Test von Steckverbindern
Bei Tests auf Baugruppenebene bleiben die Steckverbinder auf der Karte meist ungeprüft, weil eine Möglichkeit fehlt, um die Testsignale direkt an die Pins der Steckverbinder anzulegen und dort zu erfassen. Um die Testabdeckung zu erhöhen, sollten Erweiterungen eingesetzt werden, die Boundary-Scan-Funktionen unterstützen.
Entsprechende digitale I/O-Module sind in unterschiedlichen Formen verfügbar und enthalten Boundary-Scan-Transceiver für die zu testenden Steckverbinder-Pins. Diese Transceiver können die Boundary-Scan-Signale an die Steckverbinder-Pins anlegen und dort erfassen. Beim Einsatz eines Testadapters kann die Verbindung zwischen den digitalen I/O-Modulen und den Steckverbindern der zu testenden Baugruppe über Testpunkte oder Federkontakte hergestellt werden.
10. Visualisierung der Testabdeckung
Bevor mit dem Layout einer Baugruppe begonnen wird, sollte eine Design-for-Testability-Analyse durchgeführt werden. Mit Hilfe von Softwarewerkzeugen kann die potenzielle Testabdeckung des Boundary-Scan-Tests schnell überprüft werden. Die Tools verdeutlichen auch die Bereiche des Designs, die eine mangelnde Testabdeckung aufweisen und wo noch Verbesserungen notwendig sind. Der Fault Coverage Examiner kann zum Beispiel ein Design auf der Basis der BSDL-Dateien, der Netzliste und der Modelle der nicht Boundary-Scan-konformen Bauteile untersuchen.
Nachdem die Testlücken identifiziert wurden, sollte geklärt werden, wie die Testabdeckung mittels ungenutzter I/O-Signale, externer digitaler I/O-Module oder anderer Bauteile mit Boundary-Scan-Möglichkeiten verbessert werden kann. Sobald eine hinreichende Boundary-Scan-Abdeckung erreicht worden ist, kann mit dem Layout der Baugruppe begonnen werden.
- 10 Tipps für Boundary-Scan
- 10 Tipps für Boundary-Scan (4 - 7)
- 10 Tipps für Boundary-Scan (8 - 10)
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
