AMD
»Versal Premium Gen 2 Memory on Package«
AMD hat die adaptiven SoCs »AMD Versal Premium Gen 2 Memory on Package« (MoP) vorgestellt. Die Integration des Speichers direkt ins SoC soll die Datenübertragung beschleunigen, die Latenz und Energieverbrauch senken und dank vorvalidierter Speicherlösung die Entwicklungszeit verkürzen.
Mit der MoP-Architektur werden bis zu 32 GB LPDDR5X in einem einzigen Gehäuse integriert, die Bandbreite wird mit bis zu 288 GB/s beziffert, der Platzbedarf auf der Leiterplatte soll um bis zu 60 Prozent sinken. Damit können Ingenieure Systeme mit hoher Bandbreite entwickeln, ohne das Risiko und den Zeitaufwand eines Speicherdesigns auf Leiterplattenebene eingehen zu müssen. AMD zielt mit seinen MoPs auf Designs im Bereich Test- und Messtechnik, professionelle Videobearbeitung sowie VPX-Systeme für sichere Kommunikation und Beschleunigung in der Verteidigung.
Versal Premium Gen 2 MoP-Bausteine integrieren CXL 3.1 und PCIe 6.0 mit 64 Gb/s als Hard-IP und ermöglichen so in Kombination mit AMD EPYC-CPUs einen schnellen Datentransfer zur Beschleunigung datenintensiver Anwendungen.
Die adaptiven Versal Premium Gen 2 MoP-SoCs wurden speziell für anspruchsvolle Anwendungen in KI-Umgebungen entwickelt und unterstützen den Betrieb in Industriequalität bei Temperaturen von -40 bis 110 °C. Sie eignen sich hervorragend für ständig aktive, geschäftskritische Systeme, bei denen Leistung und Ausfallsicherheit Hand in Hand gehen müssen.
Dank LPDDR5X-Speicher und einer garantierten Produktverfügbarkeit von mehr als 15 Jahren sind die Versal Premium Gen 2 MoP-Bausteine nicht an die kurzen, vom Rechenzentrumsmarkt bestimmten Produktzyklen von High Bandwidth Memory (HBM) gebunden. Das verringert das Risiko kostspieliger Redesigns, die durch das Auslaufen oder die eingeschränkte Verfügbarkeit von HBM notwendig werden könnten.
PCIe Integrity and Data Encryption (IDE), eine mit PCIe 6.0 eingeführte Funktion, schützt übertragene Daten auf der Verbindungsebene (Link Layer) vor physischen Angriffen. Die in die Speichercontroller integrierte DDR-Speicherverschlüsselung schützt gespeicherte Daten, ohne programmierbare Logikressourcen zu beanspruchen. Fest integrierte 400G-Krypto-Engines ermöglichen eine sichere Datenverarbeitung mit hoher Bandbreite – ohne Einbußen beim Datendurchsatz.
Schneller auf den Markt kommen
Die Versal Premium Gen 2 MoP-Bausteine verfügen über eine vorvalidierte LPDDR5X-Schnittstelle im Gehäuse (In-Package). Dadurch entfällt die Hochgeschwindigkeitsanbindung des Speichers über die Leiterplatte. Das reduziert den Aufwand für Simulation und Validierung auf Leiterplattenebene, verkürzt die Entwicklungszeit, verringert das Entwicklungsrisiko und minimiert kostspielige Redesigns.
Mit den bereits verfügbaren Standardbausteinen der AMD Versal Premium Series Gen 2 können Entwickler sofort mit der Entwicklung beginnen. Die Unterstützung der etablierten AMD-Entwicklungsumgebungen Vivado und Vitis, kompatible IP-Bausteine sowie verfügbare Referenzdesigns erleichtern den Weg vom Entwurf bis zum fertigen Produkt. Bestehende Kunden können zudem ohne Anpassungen ihrer Designs oder zusätzliche Einarbeitung auf die neuen MoP-Bausteine umsteigen.
Muster der AMD Versal Premium Gen 2 MoP-Bausteine sollen Ende 2026 verfügbar sein. Der Serienstart ist für die zweite Hälfte des kommenden Jahres geplant.