Synopsys hat seine gesamte Implementierung der VMM-Verifikations-Methoden für SystemVerilog, inklusive der VMM-Standard-Bibliothek und VMM-Anwendungen, an das Technische Subkomitee Accellera-Verification-IP (VIP) gestiftet.
Das VIP von Accellera wird die Stiftung von Synopsys als Ausgangspunkt für seine Standardisierungs-Aktivitäten nutzen. Die VMM-Methodik wurde seit ihrer Einführung im Jahr 2005 von vielen Design-Teams eingesetzt. Die Spende zielt darauf ab, dass die Nachfrage nach einem modularen, skalierbaren und wiederverwendbaren Entwurfsmethodik-Standard erfüllt wird und dadurch eine einfachere Entwicklung als der Austausch komplexer Verifikationsumgebungen realisiert wird.
»Accelleras jüngste Standardisierungs-Aktivität wird die Kompatibilität zwischen den Verifikations-Methoden von Tool-Anbietern und Anwendern fördern«, zeigt sich Shrenik Mehta, Accellera Chair, erfreut. »Die von Synopsys gestiftete VMM-Implementierung versorgt das Technische Subkomitee mit bewährter Technologie, sodass es seine Ziele erreichen kann.«
Die Stiftung der Implementierung von Synopsys umfasst im Einzelnen: