Der 65 nm LP-Prozess bewirkt zusammen mit dem proprietären Low-Power-Design von SiliconBlue, dass umgerechnet auf den Preis mehr nutzbare Logik zur Verfügung steht. Hinzu kommt, dass der Stromverbrauch im Standby-Status und im aktiven Betrieb geringer ist als bei konkurrierenden programmierbaren Logikprodukten. SiliconBlue wendet für die Power-Modi dieselben Definitionen an wie die Handset-Designer und unterscheidet zwischen dem Operating-Modus (aktiv/schnell im MHz-Bereich) und dem Standby-Modus (aktiv/langsam im kHz-Bereich). Die SiliconBlue-FPGAs bleiben im Operating-Modus und nehmen weniger Standby-Leistung auf als andere Produkte, die nach komplexen, stromsparenden Sleep-Betriebsarten verlangen. Die gleichbleibend niedrige aktive Leistungsaufnahme ist ein Resultat des 65LP-Prozesses kombiniert mit einem proprietären Chipdesign und der Tatsache, dass der Logik-Core mit nur 1,0 V betrieben wird.
Die iCE65 als erste FPGA-Familie von SiliconBlue besteht aus vier Bausteinen mit äußerst geringem Stromverbrauch und kompaktem Gehäuse. Das Ändern der Konfiguration ist aus den verschiedensten Quellen möglich, darunter sichere On-Chip‑ und Embedded-Quellen, der NVCM-Speicher oder externe Quellen wie etwa handelsübliche serielle Flash-PROMs mit SPI-Schnittstelle oder Downloads über das SPI-Interface des Prozessors. Eine maximale Batterielebensdauer ist durch die Betriebsstromaufnahme von nur 25 µA und eine unerreicht niedrige dynamische Stromaufnahme gewährleistet. Die Logikkapazität beträgt zwischen 2K und 16K Logikzellen, die Zahl der I/O-Leitungen zwischen 128 und 384. Die Bausteine besitzen BGA-Gehäuse mit Abmessungen zwischen 3 x 4 mm und 12 x 12 mm. Die FPGAs der iCE-Familie sind in flüchtiger oder nichtflüchtiger Ausführung verfügbar.