Synthese-Tool schließt Lücke zwischen RTL- und Modellen auf System-Ebene
Mit dem C-to-Silicon-Compiler von Cadence lassen sich SoC-IPs um das 10-fache schneller erstellen und wiederverwenden als bisher. Außerdem ermöglicht das Synthese-Tool, die Lücke zwischen den RTL-Modellen und den Modellen auf Systemebene zu…
