Halbleiter

Lattice: HDL-Designs hierarchisch strukturiert

Die Version 6.1 der Entwicklungsumgebung ispLEVER enthält u.a. das neue Programmmodul HDL Explorer, welches bei der Analyse und dem Verwalten großer HDL-Designs wertvolle Dienste leistet.

Lattice: HDL-Designs hierarchisch strukturiert

Die Version 6.1 der Entwicklungsumgebung ispLEVER enthält u.a. das neue Programmmodul HDL…

Austriamicrosystems/IBM: 180-nm-Hochvolt-CMOS-Prozess

IBM und Austriamicrosystems wollen zusammen neue Hochvolt-CMOS-Prozesstechnologien…

Anbindung analoger Komponenten an Mikrocontroller

GPIO-Ports - Multitalente der I/O-Kommunikation

GPIO-Ports sind zwar als Schnittstelle zu anderen digitalen Chips konzipiert, doch die…

/fileadmin/sitedesign/Resources/Public/Svg/Brands/Elektronik.svg Logo

Fairchild: Schwaches erstes Quartal

Fairchild Semiconductor schließt das erste Quartal 2007 mit einem leichten Umsatz- und…

Die Zukunft der Quad-Cores

Quad-Core-Prozessoren sind derzeit fast dreimal so teuer wie solche mit Dual-Core, wodurch…

Wechsel im ZVEI-Vorstand

Jochen Franke, Sprecher der Geschäftsführung der Philips Medizin Systeme GmbH, ist neuer…

Tundra: In Zukunft nur noch branchenspezifische Chips

Tundra Semiconductor, groß geworden mit Bus-Chips für VMEbus, PCI und RapidIO, will in…

Digi-Key: Weltweites Abkommen mit Linear Technology

Digi-Key und Linear Technology haben ihre bestehende Vertriebsvereinbarung für Nordamerika…

Sasco Holz: Auszeichnung von IDT und NEC Electronics

Für die hervorragende Geschäftsentwicklung im abgelaufenen Kalenderjahr wurde dem…