Lattice: HDL-Designs hierarchisch strukturiert

Die Version 6.1 der Entwicklungsumgebung ispLEVER enthält u.a. das neue Programmmodul HDL Explorer, welches bei der Analyse und dem Verwalten großer HDL-Designs wertvolle Dienste leistet.

Der HDL Explorer generiert die grafische Darstellung einer hierarchischen HDL-Schaltung (VHDL oder Verilog) sowie die Verbindungen zwischen den verschiedenen Blöcken. Diese Fähigkeiten sind nützlich bei der IP-Implementierung sowie beim Umsetzen von Schaltungen auf andere Technologien.

Des Weiteren beinhaltet ispLEVER 6.1 auch eine neue Version des kostenlosen LatticeMico32-Systems. Dahinter verbirgt sich ein 32-bit-RISC-Prozessor in Kombination mit einer Entwicklungsumgebung für die Implementierung des Prozessors und entsprechender Peripheriefunktionen.


Lattice Semiconductor GmbH
Tel. (0700) 15 28 84 23
###www.latticesemi.com###