FPGAs: Arria II GX, ECP-3 und Spartan-6 LXT im Vergleich
Es macht fast den Anschein, als hätten sie sich abgesprochen: Altera, Xilinx und Lattice stellten fast zeitgleich neue FPGA-Familien vor, die dank 3-Gbit/s-Transceiver, DSP-Blöcken, stark reduzierter Leistungsaufnahme und vergleichsweise geringem Preis Anwendungsbereiche wie Car-Infotainment, Videoüberwachung, Konsumer-Elektronik und Mobilfunk erschließen sollen. Vieles bei den FPGA-Familien ist gleich, aber manches durchaus unterschiedlich.
Es macht fast den Anschein, als hätten sie sich abgesprochen: Altera, Xilinx und Lattice stellten fast zeitgleich neue FPGA-Familien vor, die dank 3-Gbit/s-Transceiver, DSP-Blöcken, stark reduzierter Leistungsaufnahme und vergleichsweise geringem Preis Anwendungsbereiche wie Car-Infotainment, Videoüberwachung, Konsumer-Elektronik und Mobilfunk erschließen sollen. Vieles bei den FPGA-Familien ist gleich, aber manches durchaus unterschiedlich.
Jobangebote+ passend zum Thema
Die FPGAs Arria II GX von Altera gibt es mit 16 K bis 256 K Logik-Elementen, 0,7 bis 8,5 Mbit RAM und 7 bis 92 DSP-Blöcken, die jeweils vier 18×18-Multiplizierer und dazu auch Addierer, Subtrahierer und Akkumulatoren enthalten. Letztere sind z.B. für die Implementierung von FIR-Filtern wichtig, da man die Arithmetik so nicht in den Logik-Elementen implementieren muss, wie dies bei einer reinen Multiplizierer-Funktionalität gegeben wäre. Statt 18×18- können auch 9×9-, 12×12- oder 36×36-Produkte gebildet werden. Die DSP-Blöcke sind kaskadierbar, so dass weitere Addierer-Funktionen ohne Nutzung der FPGA-Logik möglich sind.
Die FPGAs enthalten weiterhin vier bis 16 3,75-Gbit/s-Transceiver und eine DDR3-Schnittstelle, die allerdings nur mit 300 MHz betrieben werden kann. Dies ist ein wesentlicher Unterschied zur ECP3-Familie von Lattice, deren DDR-Schnittstelle volle 800 MHz unterstützt. Die Lattice-FPGAs gibt es mit 17 K bis 149 K Logik-Elementen, 0,5 bis 6,8 Mbit RAM, 24 bis 320 18×18-Multiplizierern (auch 9×9- und 36×36-Multiplikationen möglich) und ähnlich wie beim Arria II GX dazu Addierer, Subtrahierer und Akkumulatoren. Auch bei Lattice sind die DSP-Slices kaskadierbar. Vier bis 16 3,2-Gbit/s-Transceiver runden die ECP3-Familie ab.
Ebenfalls 800-MHz-DDR3 unterstützen die Spartan-LXT-FPGAs von Xilinx. Sie gibt es mit 23 K bis 147 K Logik-Elementen, 0,9 bis 4,8 Mbit RAM, 38 bis 192 DSP-Slices – bestehend aus jeweils einem 18×18-Multiplizierer, einem Addierer und einem Akkumulator – sowie zwei bis acht 3,125-Gbit/s-Transceivern. Die DSP-Fähigkeiten stehen hinter Altera und Lattice zurück, es gibt deutlich weniger Multiplizierer und keinen Subtrahierer, was z.B. bei einer FIR bedeutet, die Subtraktionen in den Logik-Elementen implementieren zu müssen. Die Folgen sind eine Reduktion der Geschwindigkeit und die Nutzung zusätzlicher Ressourcen.
- FPGAs: Arria II GX, ECP-3 und Spartan-6 LXT im Vergleich
- FPGAs: Arria II GX, ECP-3 und Spartan-6 LXT im Vergleich
