FPGA entlastet Hauptprozessor von I/O-Verarbeitung

Unterstützung durch AMD
Seit 2002 unterstützt AMD seine Kunden bei der Entwicklung von Produkten mit dem Ziel, die Entwicklungszeit zu verkürzen. Das umfangreiche Unterstützungspaket ermöglicht den direkten Zugriff auf AMDs Erfahrungsschatz und besteht aus internet- gestützter technischer Unterstützung, Zugang zu Referenzentwicklungen, Schaltplan- und Layout-Überprüfung sowie thermischen Analysen. Dieses reichhaltige Angebot wurde von dSPACE bei der Entwicklung der Prozessorkarte DS1006 genutzt. AMD-Opteron-Prozessoren sind für Embedded-Designs der höchsten Leistungsklasse verfügbar. Direct- Connect-Architektur, integriertes Hauptspeicher-Interface und skalierbare Hypertransport-Schnittstelle sind Merkmale der AMD64-Technologie. Die genannten Prozessoren sind kompatibel mit dem 32 bit breiten x86-Befehlssatz, erfüllen Teile der „Network Equipment Building Specification“ (NEBS) und sind für fünf plus zwei Jahre verfügbar. Viele Embedded-Anwendungen stellen hohe Anforderungen an die Rechenleistung, die I/O-Bandbreite und die Echtzeit-Fähigkeit. In den meisten Anwendungen führen L2-Cache-Misses zu einer verminderten Systemleistung und zu einem verminderten Datendurchsatz. Es gibt zwei Wege, um dieses Problem zu lösen. Eine Option ist die Vergrößerung des Cache auf dem Chip, was jedoch zwangsläufig zur Erhöhung der Transistorzahl, der Chipgröße und des Energieverbrauchs führt. Die zweite Option besteht darin, die Wartezeit bei Speicher- und I/O-Zugriffen zu reduzieren. Mit der Direct-Connect-Architektur hat AMD den zweiten Ansatz gewählt.

Hypertransport-IP-Core kann kostenlos getestet werden
Der Hypertransport Megacore gehört zum reichhaltigen IP-Core-Angebot von Altera. Dieser Core ist auf die Hochleistungs-FPGA-Architekturen Stratix I/II und Stratix GX sowie Stratix GX II optimiert und erfüllt die Hypertransport- I/O-Link-Spezifikation 1.03. Außerdem bietet Altera im Bereich „Enhanced Peripherials and Interfaces“ auch RapidIO und PCI-Express als IP-Core-Lösungen an. Der Hypertransport Megacore kann im OpenCore-Plus-Support von Altera so lange kostenfrei getestet werden, solange eine Verbindung zwischen Ziel-Hardware und der Entwicklungs- Software Quartus II besteht. Dies kann zum Beispiel via USB-Port oder Ethernet erfolgen. Erst wenn die Hardware-Tests des Kunden erfolgreich durchgeführt wurden und die Produktion des Endprodukts starten soll, muss in eine IP-Core-Lizenz investiert werden. dSPACE war einer der ersten Kunden in Europa, die eine Hypertransport- Lösung mit Produkten von Altera implementiert haben.

Unterstützung durch EBV
Unterstützt wurde die Entwicklung des Prozessorboards DS1006 auch von Applikationsingenieuren der EBV, die im Rahmen der Unternehmensstrategie Kunden in allen Phasen ihres Entwicklungsprozesses helfen können und stets über den neuesten Stand der Technik sowie über die neuesten Produkte und Technologien informiert sind. Hauptsächlich konzentrierten sich die EBV-Applikationsingenieure auf die Einbindung des Altera-FPGA in das Design und leisteten ferner Beiträge bei der Ausarbeitung des geeigneten Lösungsansatzes. An der Evaluierung verschiedener Design-Möglichkeiten waren die Ingenieure der EBV ebenfalls beteiligt und leisteten Unterstützung bei der Umsetzung des Konzeptes.

Stefan Merten studierte von 1994 bis 1998 Elektrotechnik, Fachrichtung Informationsverarbeitung, an der Fachhochschule in Bielefeld. Seit 1998 ist er bei dSPACE GmbH in Paderborn als Hardware- Entwickler tätig. Seine Aufgabenbereiche sind u.a. die Entwicklung von schnellen Mikroprozessor-Schaltungen, FPGA-Design, EMV und Signalintegrität. Seit 2004 arbeitet er als Teamleiter in der Hardware-Entwicklung für den Bereich der Prozessor-und Netzwerk- Hardware.
smerten@dspace.de

Robert Polnau in Florida, USA, geboren, studierte von 1992 bis 1996 Elektrotechnik an der Fachhochschule Bremen. Seit 1997 ist er bei dSPACE in der Hardware-Entwicklung tätig und war maßgeblich an der Entwicklung von Prozessor- Boards beteiligt. Als Gruppenleiter in der Hardware-Entwicklung ist er nun verantwortlich für den Bereich Prozessorsysteme und Hardware-in-the-Loop-Simulatoren und wirkt bei Architekturfragen mit.
rpolnau@dspace.de

Dipl-Ing. (FH) Rolf Richter hat an der Fachhochschule Bielefeld Elektrotechnik mit Schwerpunkt Informationsverarbeitung studiert. Von 1992 bis 2001 entwickelte er Prozessor- und Controller-Boards bei der dSPACE GmbH in Paderborn. Seit fünf Jahren ist er Applikationsingenieur für Altera- Produkte beim Distributor EBV Elektronik GmbH & Co KG in Burgwedel bei Hannover.
rolf.richter@ebv.com