Startseite > Halbleiter > Design > Testbench-Automatisierung vs. Constrained Random Verification

Testbench-Automatisierung vs. Constrained Random Verification

15. Oktober 2008, 10:34 Uhr | Jay O’Donnell

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

CRV benötigt ein Vielfaches an Testdurchläufen

schloss sein Ingenieurstudium an der Pennsylvania State University mit dem Bachelor of Science ab. Er verfügt über 30 Jahre Ingenieurerfahrung, die er in der Halbleiterindustrie u.a. als Field Application Engineer sammelte. Gegenwärtig arbeitet er bei der SoC-Division von Mentor Graphics innerhalb der inFact-Product-Group.

jay_odonnell@mentor.com