Codasip
RISC-V-Prozessorcores bis ASIL-D zertifiziert
Codasip erweitert mit den TÜV SÜD-zertifizierten RISC-V-IPs L735 und L739 sein Portfolio an RISC-V-IPs für Anwendungen, die die Vorgaben der funktionalen Sicherheit erfüllen müssen.
Die Embedded-Prozessorkerne – Codasip L735 und Codasip L739 – haben die TÜV SÜD-Zertifizierung für funktionale Sicherheit erhalten haben. Der L735 wurde gemäß den Anforderungen durch die ISO 26262 bis ASIL-B zertifiziert, der L739 bis ASIL-D.
Neben der funktionalen Sicherheit erfüllen beide Produkte auch die Vorgaben der internationalen Norm ISO/SAE 21434 für Cybersecurity im Automobilbereich. Das gibt Entwicklern die Sicherheit, dass die Prozessor-IPs von Codasip die Sicherheitsrisiken der heutigen vernetzten Fahrzeuge adressieren.
Entwicklungsprozess ist ebenfalls zertifiziert
Codasip hat die beiden IP-Cores mit seinem eigenen IP-Entwicklungsprozess entwickelt, der vom TÜV SÜD ebenfalls sowohl nach ISO 26262 als auch ISO/SAE 21434 zertifiziert wurde.
Sicherheitsorientiertes Design
Beide Kerne sind Teil der Codasip 700-Familie, die auf einer Multi-Issue-In-Order-Mikroarchitektur basiert und für High-End-Embedded-Mikrocontroller optimiert ist. Der L735 verfügt über Sicherheitsmechanismen wie Error Correcting Code (ECC) für Caches und eng gekoppelte Speicher, eine MPU (Memory Protection Unit) sowie Unterstützung von RISC-V RERI für ein standardisiertes Fehler-Reporting. Der L739 erweitert diese Funktionen mit Dual-Core-Lockstep, was die Erfüllung der ASIL-D-Hardware-Metriken ermöglich.
Die 700-Familie unterstützt auch Bounded Customization, so dass Kunden eigene Instruktionen und Beschleuniger hinzufügen können. Dies bietet eine effiziente Möglichkeit, die Leistung für bestimmte Workloads anzupassen.
Zusätzlich stehen Varianten mit CHERI-Erweiterung (Capability Hardware Enhanced RISC Instructions) für beide Produkte zur Verfügung.