Neue Herausforderungen beim Analog-/Mixed-Signal-Design
Fortsetzung des Artikels von Teil 1
Moderne Design- und Verifikations-Umgebung auf Transistorebene
Designer benötigen auf Transistorebene einen umfassenden Design- und Verifikations-Rahmen mit Methoden, Werkzeugen und unterlegten Algorithmen zur Analyse, Optimierung und Verifikation von Mixed-Signal-Schaltungen innerhalb der festgelegten statistischen Fertigungsschwankungen, lange vor dem Tapeout. Dies ist wichtig, weil heutige Nanometer-Designs aus Tausenden von Variablen bestehen.
Jobangebote+ passend zum Thema
Entwickler von Digitalschaltungen verfügen über ein umfangreiches Portfolio an computergestützten Design- Werkzeugen. Analog-Designer hingegen mussten im Vergleich dazu mit verhältnismäßig wenigen Werkzeugen auskommen, aber es gibt Fortschritte. Vor gut einem Jahrzehnt haben „IEEE“ und „Open Verilog International“ Hardware-Beschreibungssprachen-Standards für Analog- und Mixed-Signal-Designwerkzeuge eingeführt, beispielsweise Verilog-AMS- und VHDL-AMS-Analog-Erweiterungen. Für „Analog-Designs“ gibt es aber immer noch keine robusten Synthesefähigkeiten, wie sie Synopsys-Design-Compiler verwendet, der in der Digitalwelt direkt von RTL- auf Gatter-Ebene wechseln kann.
Um das Problem aufzuteilen und zu lösen, haben sich führende Unternehmen dem Top-down-Flow und entsprechenden Methoden zugewandt. Eine gängige Praxis ist es, die in Verilog oder VHDL vertretenen digitalen Design-Teile zu verifizieren und digitale Pseudo-Modelle für die Analogblöcke zu nutzen. Der Nachteil dieses Flows ist, dass ein spezieller Schritt zur Generierung der digitalen Pseudo-Modelle erforderlich ist.
Einen weiteren „Knackpunkt“ innerhalb der Analog/Mixed-Signal-Verifikation bilden die Spice-Simulatoren, die mathematische Simulationen des Schaltungsverhaltens durchführen, und zwar auf Basis von Netzlistenbeschreibungen über Schaltungskomponenten und deren Verbindungen. Dies klappt bei komplexen Schaltungen nur unzureichend, da dort viele Faktoren wie Rauschen, Jitter, Reflexion und Übersprechen parallel analysiert werden müssen. Die Software-Häuser entwickelten als Folge Fast-Spice-Simulatoren wie Adit, Ultrasim, NanoSim und HSIM – mit erheblich besserer Performance, allerdings auf Kosten der Genauigkeit. Als Folge kreierten Firmen wie Cadence oder Mentor Graphics Mixed-Signal-Werkzeuge, die sowohl Transistoren als auch standardmäßige Analog/Mixed-Signalund Digitalsprachen simulieren können. Dann nämlich ist die Verifikation auf mehreren Ebenen möglich, und es können kritische Funktionspfade auf Transistorebene abgebildet und andere Design-Blöcke als High-Level-Verhaltensmodelle dargestellt werden.
Zweifellos wünschten sich Digitaldesigner, die meist das vollständige IC verifizieren müssen, gerne eine hundertprozentige Automation im Analog/ Mixed-Signal-Bereich. Leider ist dies heute nicht möglich und wird es wahrscheinlich auch nie sein. Digital-Designer und ihre „Analogbrüder“ haben sich durch eine falsche Analogie zwischen Analog- und Digital-Design irreführen lassen, die von einigen Industrie- und EDA-Anbietern angepriesen wurde. Die Idee war, dass der Entwickler – wie bei Digital-Designs – in der Lage wäre, sein Analog/Mixed-Signal-Design auf einem sehr hohen Level zu spezifizieren, und die Transistoren dann automatisch implementiert werden. Die Idee der Analog-Synthese führte zu einer Reihe von EDA-Startups. Allerdings war es unmöglich, das Konzept in etwas Reales umzuwandeln. Vollständige Analog-Synthese komplexer Schaltungen ist sicher ein schöner Traum, aber mit den heutigen Technologien praktisch nicht möglich.
- Neue Herausforderungen beim Analog-/Mixed-Signal-Design
- Moderne Design- und Verifikations-Umgebung auf Transistorebene
- Neue Herausforderungen beim Analog-/Mixed-Signal-Design
