Hochgeschwindigkeits-A/D-Wandlern optimal ausnutzen – 1. Teil #####
Fortsetzung des Artikels von Teil 1
Hochgeschwindigkeits-A/D-Wandlern optimal ausnutzen – 1. Teil
Tatsächlich ist die Empfindlichkeit des A/D-Wandlers für Jitter oder Phasenrauschen größer als die eines Mischers, da die Bandbreite der folgenden Ausgänge größer ist. Im Falle des A/D-Wandlers ist die Ausgangsbandbreite real nicht limitiert, obwohl alles in ein Band von der Gleichspannung bis zur halben Abtastfrequenz (fs/2) heruntergefaltet wird. Im Falle des Mischers ist dieser üblicherweise mit einem Filter bandbreitenbegrenzt, das allgemein nur die interessierenden Differenzfrequenzen selektiert. Dabei erreichen weder die Summe und die Differenz-Produkte des Eingangs noch sämtliche Harmonischen 1 GHz oder mehr. Zusätzlich beeinflussen Empfänger-Designs das Unterabtasten nicht – ausgenommen im Falle eines harmonischen Mischers – und das Unterabtasten, das ja häufig bei A/DWandlern eingesetzt wird, erhöht den Jitter-Effekt um 10log10(fin/fs). Um dies wieder auf ein Empfänger-Design zurückzuführen: Dies ist der Grund, warum der Überlagerungsempfänger allgemein für Empfänger-Designs gewählt wird. Der LO hat eine höhere Frequenz als die HF, so dass die Auswirkungen von Jitter gemindert werden.
Jobangebote+ passend zum Thema
Der Ausdruck „geringer Jitter“ sollte also nicht für bare Münze genommen werden. Es gibt eine beträchtliche Anzahl an Taktgeneratoren auf dem Markt, die von ziemlich einfachen monolithischen Bauteilen mit internen VCOs, Schleifenfilter und schlecht geerdeten Gehäusen bis zu ziemlich teuren Mehrschleifen-Modulen mit entweder externen VCOs oder VCXOs reichen. Diese müssen früh im Entwicklungsprozess evaluiert werden. Dazu ist es äußerst wertvoll, ein Demoboard des A/D-Wandlers zur Verfügung zu haben. Am besten untersucht man damit und mit einer originalen Kopie der Signalisierung Effekte von potentiellen Taktquellen. Sämtliche Taktgeneratoren benötigen Filter, um den im Datenblatt spezifizierten SNR oder SFDR zu erzeugen. Man sollte auch beachten, dass Einchip-Taktgeneratoren meist zu schlechte Spezifikationen haben, außer sie verwenden einen internen VCO mit sehr hoher Frequenz von weit mehr als nur einigen GHz.
Vorsichtsmaßnahme 2: Nicht Annehmen, der Takt sei ein digitales Signal
Angenommen, der Oszillator mit geringem Phasenrauschen oder ein bestimmter Synthesizer seien adaptiert und in das System integriert, dann muss Aufwand getrieben werden, um sicherzustellen, dass das Signal „konserviert“ wird, bis es den A/D-Wandler erreicht. Die populärsten Methoden sind:
- Den Takt durch ein FPGA leiten.
- Routen über eine interne Lage der Leiterplatte neben Datenleitungen entlang.
- Führen über eine Backplane.
- Führen über Takt-Fan-Out-Bausteine, die Eigenschaften wie verzögerungslos, programmierbare Verzögerung usw. aufweisen.
Diese Methoden können alle in einen Topf geworfen werden unter der Annahme, der Takt sei ein digitales Signal. Selbst relativ gute Takt-Bausteine für den Einsatz mit A/D-Wandlern können auf Grund von Kompromissen im Layout in ihrer direkten Umgebung ihre Grenzen erreichen. Dazu zählen: Ignorieren der Effekte von Anschluss- und Leitungsinduktivitäten, die Induktivität von Durchkontaktierungen in Umleitungen und die schlechte oder fehlende Isolierung zwischen benachbarten Leitungen im Layout. Wenn man den Taktausgang eines Bausteins, ausgerüstet mit programmierbaren Teilern, entlang eines Ausgangs mit unterschiedlicher Frequenz führt, dann bedeutet dies für den A/D-Wandler, dass man das Auftreten einer anderen Taktfrequenz feststellen wird. Leitungen, die Signale mit 0,5 × fs führen, direkt neben den Takt zu legen, bedeutet, Spiegelfrequenzen von etwa der halben Nyquist-Frequenz zu erzeugen. Dies passiert auf Grund der Phasenmodulation des Taktes, die Aliasing von Produkten hervorruft, so als ob sie mit 0,5 × fs abgetastet würden. Die unerwünschten Signale mögen 70 dB unter dem Original liegen, können aber in vielen Applikationen stören. Was bei OFDM oder WCDMA funktioniert, die beide ziemlich tolerant gegenüber Jitter sind, eignet sich nicht notwendigerweise auch für universelles Software-defined Radio (SDR).
Viele Takt-Bausteine haben ihre Grenzen bezüglich der Isolierung zwischen den Ausgängen. Man muss deshalb sicherstellen, dass man testet, wenn alle Ausgänge aktiv sind – und dies auch bei unterschiedlichen Frequenzen. Ist dies der Fall, muss noch sichergestellt werden, dass jedes digitale Signal sowie weitere A/D-Wandler aktiv sind. Der Test eines Designs mit mehreren A/D-Wandlern, die nicht alle gleichzeitig arbeiten, ist ein großer Fehler. Die Leistung der Takt-Bausteine kann durch große Lasten verschlechtert werden – was Asymmetrien in der Ladung und Reflexionen an der Last kreiert – und natürlich durch das Routen von Leitungen nebeneinander. Das Routen von Taktleitungen nebeneinander ist selbst bei gleicher Frequenz nicht empfehlenswert. Es gab Fälle, in denen serpentinenförmiges Routen solcher Taktleitungen zu Störungen der Signalform führte.
- Hochgeschwindigkeits-A/D-Wandlern optimal ausnutzen – 1. Teil #####
- Hochgeschwindigkeits-A/D-Wandlern optimal ausnutzen – 1. Teil
- Vorsichtsmaßnahme 3: Nicht annehmen, dass Differenzsignale toleranter gegenüber Rauschen machen
