13 Kandidaten zur Wahl zum »Innovator des Jahres« in der Rubrik Systemdesign

Eine neue Entwurfs-Methodik übersetzt SystemC-Produktmodelle aus Konzeptions- und Machbarkeitsstudien automatisch in HDL zur FPGA-Synthese. Das erzeugte HDL wird zunächst automatisch durch Co-Simulationen mit SystemC validiert, dann wird der FPGA-Prototyp im Labor getestet und schließlich die Messergebnisse automatisch erneut mit den Simulationsergebnissen verglichen. Der hochgradig automatisierte Ablauf ermöglicht die Prototypen-Entwicklung unter weniger Zeit- und Arbeitsaufwand und ohne Abstriche in Leistung und Zuverlässigkeit.