MathWorks stellt neue Funktionen im HDL Verifier zur Beschleunigung der Verifikation durch FPGA-in-the-Loop (FIL) vor. Dank der neuen FIL-Funktionen sind eine schnellere Kommunikation mit der FPGA-Platine und eine Simulation mit höherer Taktfrequenz…
Die USA betrachten Chinas Einkaufszug in der Halbleiterbranche zunehmend skeptisch. Jetzt…
FPGAs entwickeln sich zunehmend zu einer Alternative für CLPDs, ASICs oder…
Microsemi setzt als erster FPGA-Hersteller auf die offene Befehlssatzarchitektur RISC-V…
Das GX 8-Package von NXP hat eine Länge von 0,8 mm x 1,35 mm bei einer Höhe von 0,35 mm.…
Canyon Bridge Capital Partners beabsichtigt Lattice Semiconductor für etwa 1,3 Mrd. Dollar…
1,3 Mrd. Dollar lässt sich Canyon Bridge Capital Partners den Kauf von Lattice…
Microsemi hat für seine strahlungstoleranten FPGAs der Familie RTG4 die Qualifizierung…
Xilinx erweitert sein Produktspektrum, besonders im kostengünstigen Bereich. Dazu stellt…
Wenn ein Unternehmen von Intel übernommen wird, stellt sich immer die Frage: Klappt die…