Imec
Ohne Licht geht in Zukunft nichts mehr
KI und Cloud treiben den Bandbreitenbedarf auf Rekordniveau. Kupferverbindungen stoßen zunehmend an physikalische Grenzen. Welche Rolle spielen Siliziumphotonik, Co-Packaged Optics und optische Interconnects auf Wafer-Ebene bei der nächsten Generation von KI-Systemen?
Cloud Computing und insbesondere (generative) KI (künstliche Intelligenz) treiben den Bandbreitenbedarf in bislang noch nie dagewesene Höhen, denn der Datenverkehr nimmt sowohl innerhalb als auch zwischen Rechenzentren zu. Dadurch werden die Grenzen der zugrunde liegenden Interconnect-Technologien sichtbar, die sich nicht nur über die Netzwerkinfrastruktur der Rechenzentren und die Rack-Ebene erstrecken, sondern tief in die Server hineinreichen – bis hin zu den Verbindungen zwischen XPUs, Speicher und anderen Systemkomponenten auf Package- und Die-Ebene.
Kupferbasierte elektrische Verbindungen sind aufgrund ihrer niedrigen Kosten und ihrer hohen Zuverlässigkeit seit langem das Arbeitspferd der Branche – doch sie stoßen zunehmend an fundamentale physikalische Grenzen. Zwar lassen sich damit energieeffiziente elektrische Verbindungen realisieren, doch sie sind typischerweise auf sehr kurze Distanzen (im Millimeterbereich) beschränkt. Bei größeren Entfernungen und höheren Datenraten pro Übertragungskanal steigt die Leistungsaufnahme und die Wärmeentwicklung deutlich an, während sich gleichzeitig die Signalintegrität verschlechtert.
Optische Verbindungen eröffnen neue Perspektiven. Da sie Daten mithilfe von Licht übertragen, sind sie bei größeren Entfernungen wesentlich weniger empfindlich. Dadurch ermöglichen sie eine höhere Energieeffizienz und entschärfen gleichzeitig die für Kupferverbindungen typischen Probleme wie Übersprechen und thermische Belastungen. Allerdings werden auch optische Verbindungen bis an ihre Grenzen getrieben, denn es werden Schnittstellen mit mehreren Terabit pro Sekunde, höchste Energieeffizienz und Latenzen im Submikrosekundenbereich gefordert.
Um diese Anforderungen zu erfüllen, ist ein grundlegender Wandel der Roadmap für optische Interconnects erforderlich. Derzeit werden zahlreiche Technologien und Materialplattformen untersucht – von fortschrittlicher Siliziumphotonik bis hin zur heterogenen Integration von III-V-Halbleitermaterialien.
Dieser Beitrag beleuchtet die nächste Entwicklungsphase optischer Interconnects. Dabei werden wichtige technologische Entwicklungstrends vorgestellt, die Vorzüge neuer Ansätze bewertet und dargelegt, wie imec die Roadmap vorantreibt, um die Optik immer näher an das Silizium heranzuführen: von der Frontplatte über das Packaging bis hin zum Wafer-Stack.
Heutige Architektur für KI-Rechenzentren
Pluggable Optics (PO): das lang bewährte – und immer noch gebrauchte - Arbeitspferd der Branche
Seit über zwei Jahrzehnten bilden steckbare optische Transceiver die Grundlage für Hochgeschwindigkeitsnetze in der Telekommunikation und Datenübertragung. Sie ermöglichen Unternehmensanwendungen, Videostreaming-Dienste und Cloud-Infrastrukturen von großen Hyperscalern. Die Module werden in standardisierten Steckplätzen von Switches, Routern und Servern eingesetzt und wandeln elektrische Signale des Hostsystems in optische Signale um, um diese über Glasfaser zu übertragen – und auf der Empfängerseite wiederum zurückzuwandeln.
Die wichtigsten Vorteile:
Modularität und Flexibilität – die Optik kann unabhängig vom Host aufgerüstet werden.
Einfache Wartung – die Hot-Swap-Fähigkeit ermöglicht den Austausch im laufenden Betrieb ohne Ausfallzeiten.
Herstellerübergreifende Interoperabilität – gewährleistet durch IEEE 802.3-Standards und etablierte MSA-Formfaktoren (z. B. QSFP, QSFP-DD und OSFP).
Thermische Stabilität – durch die Platzierung der optischen Module in den Frontports des Systems sind die optischen Komponenten vom leistungsstarken ASIC räumlich getrennt, wodurch Laser, Modulatoren und Fotodetektoren vor übermäßiger Wärmebelastung geschützt sind, was wiederum die Zuverlässigkeit verbessert.
Über mehrere Technologiegenerationen hinweg konnten steckbare optische Transceiver von 100/200G über 400G bis hin zu 800G skaliert werden. Möglich wurde dies durch höhere Baudraten (die Anzahl der übertragenen Symbole pro Sekunde auf einem einzelnen optischen Übertragungskanal), dem Einsatz höherwertiger Modulationsverfahren (wie PAM-4) und die steigende Anzahl paralleler Übertragungskanäle.
Trotz ihres hohen Reifegrads entwickeln sich Pluggable Optics kontinuierlich weiter. Erste Transceiver der 1,6-Tbit/s-Klasse befinden sich kurz vor der Bemusterung und Markteinführung. Sie sind für Direct-Reach-Verbindungen (DR) innerhalb von Rechenzentren sowie für Forward-Reach-Verbindungen (FR) über Singlemode-Glasfasern vorgesehen. Diese Module der nächsten Generation basieren auf Datenraten von 200 Gbit/s pro Lane in Kombination mit einer parallelen Acht-Lane-Architektur.
Eine Schlüsseltechnologie hierfür ist die Siliziumphotonik (SiPho). Sie ermöglicht die weitere Skalierung durch eine Kombination aus (siliziumbasierten) optischen und elektronischen Funktionsbausteinen, darunter Mach-Zehnder-Modulatoren, die eine zentrale Rolle dabei spielen, einen kostengünstigen Betrieb mit 200 Gbit/s pro Übertragungskanal zu ermöglichen und gleichzeitig die Leistungsaufnahme in Grenzen zu halten.
Gegen Ende des Jahrzehnts strebt die Branche die nächste Ausbaustufe an: steckbare optische Module mit 3,2-Tbit/s. Um diese Leistungsniveaus zu erreichen, sind weitere Fortschritte in den Bereichen Hochgeschwindigkeitselektronik, Packaging und Wärmemanagement erforderlich. Gleichzeitig muss das Spektrum verfügbarer Siliziumphotonik-Technologien erheblich ausgebaut werden.
Zukünftige Architektur für KI-Rechenzentren
Auf der Sendeseite müssen optische Modulatoren beispielsweise Bandbreiten von über 100 GHz unterstützen und dabei einen geringen Einfügungsverlust sowie eine hohe Modulationseffizienz gewährleisten. Mit herkömmlichen Siliziumbauelementen werden diese Anforderungen zunehmend schwieriger zu erfüllen.
Aus diesem Grund wächst das Interesse an der heterogenen Integration leistungsfähiger elektrooptischer Materialien wie Lithiumniobat (LiNbO₃) und Lithiumtantalat (LiTaO₃). Vielversprechend erscheint insbesondere das Micro-Transfer-Printing, das eine Integration dieser Materialien auf SiPho-Plattformen ermöglicht. Erste Ergebnisse sind vielversprechend. Allerdings wird weiterhin daran gearbeitet, diese Ansätze auf die Großserienfertigung zu skalieren. Ziel ist es, zukünftige 3,2-Tbit/s-Module mit derselben Praxistauglichkeit, Zuverlässigkeit und Kosteneffizienz zu fertigen, die steckbare Optikmodule überhaupt erst zum Arbeitspferd der Branche gemacht haben.
Parallel dazu werden auch alternative Skalierungsansätze untersucht. Konzepte wie Extreme Pluggable Optics (XPO) zielen auf Übertragungskapazitäten von bis zu 12,8 T ab, indem die Bandbreitendichte weiter erhöht wird. Dies geht allerdings mit einer deutlich höheren Systemkomplexität und der Notwendigkeit einer Flüssigkeitskühlung einher, was zumindest derzeit sowohl die Kosten als auch den praktischen Einsatz beeinträchtigt.
Doppelte Weltpremiere: Integration von LiNbO₃ und LiTaO₃ auf SiPho mittels Micro-Transfer-Printing
Da optische Verbindungen die Marke von 200 Gbit/s pro Kanal überschreiten, stoßen GeSi-Bauelemente zunehmend an ihre Grenzen, wenn es darum geht, das erforderliche Gleichgewicht zwischen Bandbreite und Energieeffizienz aufrechtzuerhalten. Dies gilt insbesondere für das O-Band, für das eine Skalierung auf 400 Gbit/s bislang noch nicht nachgewiesen werden konnte. Daher untersuchen Forscher die heterogene Integration fortschrittlicher elektrooptischer Materialien wie Lithiumniobat (LiNbO₃) und Lithiumtantalat (LiTaO₃) auf SiPho.
Als vielversprechender Ansatz gilt dabei das Micro-Transfer-Printing. Dieses Verfahren ermöglicht die präzise Platzierung von Dünnschichtmaterialien auf SiPho-Wafern und vermeidet zugleich die Kosten, die Komplexität sowie den Materialienverbrauch herkömmlicher Wafer-Bonding-Verfahren. Zwei Weltneuheiten verdeutlichen das Potenzial dieser Technologie:
Erstens gelang es Forschern von imec und der Universität Gent, eine unverstärkte optische Verbindung im O-Band mit einer Datenrate von 320 Gbit/s über eine 2 km lange Singlemode-Glasfaser zu realisieren. Zum Einsatz kamen eine 100-GHz-Germanium-Fotodiode und Dünnschicht-Lithiumniobat-Mach-Zehnder-Modulatoren (MZMs), die mithilfe des Micro-Transfer-Printing-Verfahrens auf SiPho integriert und gemeinsam mit speziell entwickelten Traveling-Wave-Treibern und Transimpedanzverstärkern (TIAs) in einem Gehäuse untergebracht wurden. Dies stellt die weltweit erste Integration von LiNbO₃-Modulatoren auf einer SiPho-Plattform mittels Micro-Transfer-Printing dar.
Zweitens demonstrierte das Team erstmals die heterogene Integration eines LiTaO₃-Modulators in einer SiPho-integrierten Schaltung. Dabei wurde die vollständige Kompatibilität mit dem gesamten Wafer-Stack nachgewiesen. Zudem konnte der Modulator gemeinsam mit Heizelementen, Filtern und Germanium-Fotodetektoren integriert werden, ohne die Leistungsfähigkeit der einzelnen Komponenten zu beeinträchtigen.
Obwohl diese Modulatoren relativ groß sind, bieten sie einen praktikablen Weg zur weiteren Skalierung von steckbaren optischen Transceivern, bei denen die Anforderungen an die verfügbare Baufläche weniger kritisch sind. Parallel dazu arbeiten Forscher auch an kompakteren Ansätzen für Co-Packaged Optics. Dazu zählen Hochgeschwindigkeits-GeSi-Modulatoren für das C-Band sowie die Integration auf Basis von III-V-Halbleitern.
Auch wenn noch weitere Entwicklungsarbeiten erforderlich sind, um diese heterogenen Integrationsverfahren in die Serienfertigung zu bringen, zeigen die Ergebnisse einen vielversprechenden Weg hin zu elektrooptischen Bauelementen mit Bandbreiten von mehr als 100 GHz auf SiPho-Plattformen auf. Solche Komponenten gelten als wichtige Voraussetzung für künftige 3,2-Tbit/s-Pluggable-Optics-Module und sowie für optische Verbindungen in KI-Systemen.
Fast-and-Narrow Co-Packaged Optics (CPO): eine tragende Säule der Roadmap für optische Verbindungen
Pluggable Optics sind nicht die Antwort auf jede Herausforderung. Der rasante Anstieg (generativer) KI-Workloads verlagert die optische Konnektivität immer tiefer in die Rechenserver und Beschleunigercluster hinein – bis hinunter auf die Chip-zu-Chip-Ebene.
Auf dieser Ebene treten neue Einschränkungen auf. Steckbare optische Transceiver sind auf sehr hohe Baudraten angewiesen, kombiniert mit ausgefeilter digitaler Signalverarbeitung (DSP), um Signalverschlechterungen auszugleichen. Während dies auf Rack- oder Rechenzentrumsebene gut funktioniert, werden die damit verbundene Leistungsaufnahme und Latenzen, die mit aufwendiger digitaler Signalverarbeitung einhergehen, bei optischen Chip-zu-Chip-Verbindungen in KI- und Machine-Learning-Systemen zunehmend zum Problem. Stattdessen werden optische Übertragungskanäle benötigt, die von Natur aus eine hohe Signalqualität und äußerst niedrige Bitfehlerraten aufweisen. Dadurch kann jeder Übertragungskanal ohne aufwendige Entzerrung oder zusätzliche DSP-Verarbeitung betrieben werden.
Genau dies treibt die Entwicklung von Fast-and-Narrow Co-Packaged Optics (CPO) voran. In einem CPO-System werden die optischen Komponenten in unmittelbarer physischer Nähe zum Switching-IC oder Rechen-Chip platziert. Dadurch verkürzt sich der elektrische Pfad von mehreren Zentimetern (wie bei steckbaren optischen Modulen) auf nur wenige Millimeter, oder sogar noch weniger. Durch die Verlagerung der elektrooptischen Umwandlung direkt neben das ASIC innerhalb desselben Gehäuses verbessert CPO die Signalintegrität erheblich, reduziert elektrische Verluste und senkt die Latenz, ohne auf leistungshungrige DSP-Verfahren angewiesen zu sein.
Auch wenn erste CPO-Implementierungen auf den Markt kommen, bleibt die Komplexität der Integration eine der größten Herausforderungen dieser Technologie. Im Gegensatz zu Pluggable Optics, bei denen das optische Modul weitgehend in sich geschlossen ist, erfordert CPO eine enge gemeinsame Entwicklung und Optimierung aller beteiligten Komponenten, einschließlich photonisch integrierter Schaltkreise (PICs), elektronische ICs (EICs), Switch-ASICs, Konzepte zur Einkopplung von Glasfasern, Wärmemanagement und fortschrittliche Packaging-Technologien. Die Bewältigung dieser multidisziplinären Herausforderung ist ein zentrales Ziel des »Optical Interconnect Program« von imec.
Im CPO-Bereich konzentriert sich imec auf folgende Forschungsschwerpunkte:
Die Leistung der optischen Engine soll von 1,6 und 3,2 Tbit/s auf 6,4 Tbit/s und langfristig auf 12,8 Tbit/s gesteigert werden.
Fast-and-Narrow-Architekturen mit Datenraten von 400 Gbit/s pro Kanal sowie Bandbreitendichten von nahezu 1 Tbit/s pro Millimeter ermöglichen.
Verbesserung der Energieeffizienz auf bis zu 5 pJ/Bit, mit dem Ziel in künftigen Technologiegenerationen Werte von etwa 3 pJ/Bit zu erreichen.
Die Integration des gesamten optischen Stacks – Modulatoren, Fotodetektoren, Koppler, Glasfaseranschlüsse und thermische Lösungen – in einem produktionstauglichen Gehäuse.
Optische Interconnects für alle Skalierungsebenen
Das Erreichen dieser Ziele hängt in hohem Maße von fortschrittlichen Packaging-Technologien ab, die eine dichte Integration von photonischen und elektronischen Komponenten ermöglichen. Dazu zählen 2,5D-Interposer-Architekturen, Through-Silicon-Vias (TSVs), Fan-Out-Wafer-Level-Packaging (FO-WLP) und auch 3D-Integrationsverfahren auf Basis des Hybrid-Bondings. Darüber hinaus spielt auch der Einsatz fortschrittlicher III-V-Materialien eine wichtige Rolle.
Eine weitere zentrale Herausforderung ist die Lichtquelle selbst. Langfristig besteht das Ziel darin, Laser direkt auf dem photonischen Chip zu integrieren. Frühe CPO-Systeme werden jedoch weiterhin auf extern montierte Laserquellen angewiesen sein. Dieser Ansatz vereinfacht das Wärmemanagement und reduziert die seit langem bestehende Bedenken hinsichtlich der Zuverlässigkeit beim Betrieb von Lasern in der Nähe leistungsstarker und damit heißer ASICs. Demgegenüber stehen jedoch einige Nachteile: Um optische Verluste auszugleichen, sind höhere Ausgangsleistungen erforderlich. Zudem steigt die Komplexität des Packaging, und zusätzliche Glasfasern sowie Steckverbinder werden benötigt, um das Licht in das Package einzukoppeln.
Wafer-Level Optical Interconnects (OIO): die nächste Entwicklungsstufe
Zukünftige KI-Systeme werden Tausende eng gekoppelte Beschleuniger umfassen, die über Verbindungen im Millimeterbereich mit HBM-Speicherstapeln und anderen Prozessoren kommunizieren. Dadurch steigen die Anforderungen an optische Interconnects noch einmal deutlich. Für das kommende Jahrzehnt werden Bandbreitendichten von bis zu 10 Tbit/s pro Millimeter und darüber hinaus angestrebt. Gleichzeitig sollen Energieeffizienzen deutlich unter 1 pJ/Bit sowie Latenzzeiten von weniger als 100 ns erreicht werden – Werte, die selbst mit fortschrittlichen CPO-Architekturen kaum noch realisierbar sind.
Um diese Anforderungen zu erfüllen, muss die Optik noch näher an die Rechen- und Speicherstrukturen heranrücken und direkt in den Wafer-Stack integriert werden. Genau darauf basiert das Konzept der Wafer-Level Optical Interconnects. Durch die Verkürzung elektrischer Pfade auf wenige Mikrometer ermöglichen sie Chip-zu-Chip-Verbindungen mit extrem hoher Bandbreite und hoher Energieeffizienz
Dies ist die Grundlage für optische Verbindungen auf Wafer-Ebene, die elektrische Pfade auf den Mikrometerbereich verkürzen und so energieeffiziente optische Chip-zu-Chip-Verbindungen mit extrem hoher Bandbreite ermöglichen.
Die Umsetzung dieser Vision erfordert Fortschritte bei der skalierbaren Laserintegration, die Entwicklung hocheffizienter elektrooptischer Komponenten mit hoher Bandbreite (z. B. auf Basis von GeSi, Lithiumniobat, Lithiumtantalat, Indiumphosphid oder Bariumtitanat) sowie ein zuverlässiges Wärmemanagement in dicht gestapelten Systemen. Ebenso entscheidend sind ultrapräzise Bonding- und Ausrichtungstechniken auf Wafer-Ebene.
Derzeit zeichnen sich zwei komplementäre Architekturansätze ab: OIO2.5D und OIO3D. Während bei OIO2.5D photonische Dies auf einem gemeinsamen Silizium-Interposer neben elektrischen Chiplets platziert werden, werden bei OIO3D photonische Schichten direkt oberhalb oder unterhalb des Siliziums für Rechenaufgaben platziert.
OIO2.5D
Als Weiterentwicklung von Co-Packaged Optics kombiniert OIO2.5D eine hochdichte photonische Integration mit beherrschbarer Packaging-Komplexität. Dazu werden photonische und elektronische Dies nebeneinander auf einem gemeinsamen Silizium-Interposer angeordnet. Die photonischen Dies werden mittels kupferbasiertem Die-to-Wafer-Hybridbonding integriert, wodurch extrem kurze elektrische Pfade mit nur geringen parasitären Effekten möglich sind.
Diese Architektur zielt zunächst auf optische Engines mit Übertragungsraten von 8 bis 32 Tbit/s ab. Dabei kommen Datenraten von 32 bis 64 Gbit/s pro Übertragungskanal zum Einsatz, die auf einen energieeffizienten Betrieb ohne zusätzliche DSP-Verarbeitung ausgelegt sind, um Latenz und Wärmeentwicklung möglichst gering zu halten. Zusätzliche Bandbreite wird durch Wellenlängenmultiplexing erzielt. Dabei werden zwischen acht und 32 Wellenlängen über eine einzelne Glasfaser übertragen, wodurch sich die Gesamtdatenrate erhöhen lässt, ohne die Anzahl der Fasern zu vergrößern. Die Technologie-Roadmap sieht Bandbreitendichten von 2 Tbit/s pro Millimeter und Energieeffizienzen nahe 2 pJ/Bit vor.
OIO3D
OIO3D stellt die derzeit fortschrittlichste und ambitionierteste Vision für Wafer-Level Optical Interconnects dar. Dabei werden photonische Schichten direkt ober- oder unterhalb der Rechenschaltung angeordnet. Auf diese Weise entsteht eine echte optische Kommunikationsstruktur auf Chip-Ebene, bei der elektrische Pfade auf Abstände im Mikrometerbereich verkürzt werden.
Dieser Ansatz basiert sowohl auf Die-to-Wafer- als auch auf Wafer-to-Wafer-Hybridbonding und ermöglicht vertikale Verbindungen mit extrem feinem Pitch. Mit diesem hohen Grad an vertikaler Integration soll OIO3D die Bandbreite auf mehrere zehn Terabit pro Sekunde und darüber hinaus erhöhen. Gleichzeitig werden Energieeffizienzen von etwa 2 pJ/Bit angestrebt – mit einer langfristigen Perspektive auf Werte von deutlich unter 1 pJ/Bit.
Ein wichtiger Forschungsschwerpunkt ist die Integration von Lasern direkt auf dem Wafer-Ebene. Dafür werden heterogene III-V-Integrationsverfahren untersucht, beispielsweise auf Basis von Galliumarsenid-Quantenpunktlasern, die direkt auf Silizium integriert werden (GaAs-on-Si). Dies wird im Rahmen der Pilotlinien des EU-Chips-Acts für künftige photonische Systeme im großen Maßstab intensiv untersucht.
Zeitliche Perspektive
Es ist offensichtlich, dass sich die verschiedenen Ansätze in unterschiedlichen Entwicklungsphasen befinden. Pluggable Optics, die bereits weltweit in großem Maßstab eingesetzt werden, treten zunehmend in eine Phase ein, die eher von schrittweisen Optimierungen als von grundlegenden technologischen Durchbrüchen geprägt ist. Ihre Roadmap führt weiter zu Modulen mit 1,6 und 3,2 Tbit/s, die für zahlreiche Anwendungsfälle auch zukünftig wettbewerbsfähig bleiben werden, während neue Architekturen schrittweise Einzug in den Markt halten.
Auch Co-Packaged Optics nähern sich einer Phase relativer technologischen Reife. Die erforderlichen Funktionsbausteine werden zunehmend in Pilotlinien gefertigt, Lieferketten werden aufgebaut und Dienstleistungen auf Wafer-Ebene vorbereitet. Gleichzeitig arbeitet die Branche weiterhin an höheren Bandbreiten, steigenden Datenraten pro Übertragungskanal und einer besseren Energieeffizienz. Mit einem breiten industriellen Einsatz von CPO-Implementierungen wird ab 2027/2028 gerechnet.
Wafer-Level Optical Interconnects befinden sich im Vergleich dazu noch in einem vergleichsweise frühen Forschungs- und Entwicklungsstadium. Derzeitige Bemühungen konzentrieren sich auf die Evaluierung möglicher Architektur- und Integrationsansätze sowie auf den Aufbau der erforderlichen Technologiebausteine und Integrationsverfahren. Erste Proof-of-Concept-Demonstratoren werden innerhalb von drei bis fünf Jahren erwartet, wobei eine breitere Kommerzialisierung innerhalb eines Zeithorizonts von fünf bis zehn Jahren erwartet wird.