Low-Cost-FPGAs in 65 nm
Fortsetzung des Artikels von Teil 1
Low-Cost-FPGAs in 65 nm
Prozess- oder Design-Technologie | Eingeführt bei dem Prozessknoten | Vorteile |
| Routing mit Kupfer | 150nm | höhere Geschwindigkeit |
| "Low-k"-Dielektrikum | 130nm | höhere Geschwindigkeit, geringere Leistungsaufnahme |
| Multi-Threshold-Transistoren | 90nm | geringere Leistungsaufnahme |
| Transistoren mit variablen Kanal-Längen | 90nm | geringere Leistungsaufnahme |
| TSMC Low-Power-Prozess | 65nm | geringere Leistungsaufnahme |
| Tabelle 1. Prozess- und Design-Techniken zum Erreichen einer höheren Geschwindigkeit und einer reduzierten Leistungsaufnahme | ||
Leistungs-Analyse und Optimierungstechniken
Wenn Synthese- und Place-and-Route- Tools die Möglichkeit bieten, die Leistungsaufnahme zu beherrschen, ist das für den Systementwickler unbezahlbar. Das sollte allerdings für den Anwender transparent und über einfache Einstellungen des Compilers leicht nutzbar sein. Die Bestimmung und Einhaltung der Timing-Einschränkungen als Teil des Design-Einstiegsprozesses führen zu einer einfachen Synthese des Entwurfs, um die Geschwindigkeitsanforderungen zu erfüllen. Tools, die automatisch jeder Logik die entsprechende Geschwindigkeit zuordnen können, die aber auch die Leistungsaufnahme minimieren, indem sie beim Place-and-Route-Vorgang auf eine geringe Leistungsaufnahme achten und auch die Taktung entsprechend vornehmen, sind für den Entwicklungsprozess von Vorteil. Software, die Optimierungen in Bezug auf die Leistungsaufnahme automatisch durchführt, sollte für den Entwickler transparent sein, gleichzeitig aber die Architekturdetails optimal nutzen, um die Leistungsaufnahme zu minimieren. Das Ziel dieser Funktionen besteht darin, die Leistungsaufnahme mit möglichst wenigen Einschränkungen bei der vorgegebenen Geschwindigkeit zu reduzieren, ohne dass der Entwickler eingreifen muss. gs
Jobangebote+ passend zum Thema
Literatur:
[1] Homepage von Altera: www.altera.com
 | Denny L. Steele |
Verwandte Artikel:
Die Schotten-FPGAs
FPGAs – programmierbare Systeme auf einem Chip
- Low-Cost-FPGAs in 65 nm
- Low-Cost-FPGAs in 65 nm
- Low-Cost-FPGAs in 65 nm
