Teradyne und TEL
KGD-Screening von Chips für KI und Rechenzentren
Teradyne und Tokyo Electron (TEL) bieten Fabless-Unternehmen, Foundries und OSATs ein neues, produktionsreifes System für das Device-Screening an mehreren Stellen des Advanced-Packaging-Prozesses.
Gemeinsam haben Teradyne und TEL eine integrierte Testzelle für das Known-Good-Die-(KGD)-Screening von Bauelementen für KI- und Rechenzentren entwickelt, die die »UltraFLEXplus«-Plattform von Teradyne mit dem »Prexa Singulated Device Prober« (PDP) von TEL kombiniert, um die Integrationsrisiken in der High-Volume-Fertigung zu reduzieren.
Die Testzelle regelt die Bauteiltemperatur und ist für die hohen Verlustleistungen moderner KI-Chips ausgelegt. So können die Hersteller die hohen Anforderungen bei der Fertigung von KI- und Rechenzentrumsbausteinen erfüllen. Bei Bedarf lässt sich das gemeinsame System auch mit anderen Probern und Testsystemen integrieren.
Denn weil Architekturen für KI- und Rechenzentrumsbausteine zunehmend auf Chiplet-basierte Designs setzen, bei denen mehrere Dies in einem einzigen 2.5D- oder 3D-Package integriert werden, kann bereits ein einzelner fehlerhafter Die die Funktionalität des gesamten hochwertigen Packages beeinträchtigen. Das KGD-Screening spielt deshalb eine wichtige Rolle, um eine hohe Endausbeute sicherzustellen, die Qualität zu verbessern und den Output zu maximieren.
»Die Innovation bei KI-Bauelementen schreitet mit beispielloser Geschwindigkeit voran, und unsere Kunden benötigen zuverlässige Screening-Lösungen für jede Stufe des Advanced Packaging«, sagt Shannon Poulin, President der Semiconductor Test Group von Teradyne. »Der „Prexa SDP“ von TEL in Kombination mit der „UltraFLEXplus“ von Teradyne bietet Kunden eine produktionsreife Lösung für das Testen vereinzelter Bauelemente und liefert die thermische Präzision, Leistungsdichte und digitale Performance, die heutige KI- und Rechenzentrumsbausteine erfordern.«