Fab in Dresden ist für 32 nm gerüstet
Fortsetzung des Artikels von Teil 1
Was ist »strained silicon« der vierten Generation?
Was ist »strained silicon« der vierten Generation?
Buchholtz: Wir haben irgendwann mal mit »strained silicon« (siehe Bilderstrecke) angefangen, und es kommen immer wieder neue Dinge dazu. Das erklärt die verschiedenen Generationen. In der ersten Generation haben wir zum Beispiel eine verspannte Schicht auf das Silizium aufgebracht.
Die vierte Generation ist nun die sogenannte »Stress Memorizing Technique«: Wir schießen fremde Atome in ein Silizium-Kristallgitter ein und erzeugen so amorphes Silizium. Damit ist das Kristallgitter quasi zerstört. Wir legen dann eine verspannte Schicht auf das Silizium und tempern (erwärmen) den Kristall wieder. Damit rekristallisiert er anders, als er das ohne die Zusatzschicht tun würde. Die verspannte Lage können wir nun wieder wegnehmen, ohne dass das Silizium die Verspannung verliert. Deshalb nennt man das auch Spannungsgedächtnis.
Wieczorek: Um das zusammenfassend noch mal zu sagen, Silizium hat ein »Stress-Gedächtnis«. Es ist also nicht entscheidend, ob die verspannte Schicht am Ende des Herstellungsprozess noch auf dem Wafer liegt, sondern man kann die Verspannung ins Silizium übertragen und die Schicht dann wieder entfernen.
Welches Dielektrikum haben Sie für die Transistoren verwendet?
Wieczorek: Wir verwenden heute SiON, also ein System aus Silizium, Sauerstoff und Stickstoff. Der nächste Schritt wird zu den High-k-Gate-Dielektrika gehen. Wir planen den Einsatz von High-k-Gate-Dielektrika ab 32 nm in der Produktion und bei 45 nm ist es eine Option, die wir uns offen halten.
Wovon hängt das ab?
Wieczorek: Unsere jetzigen Designs sind nicht darauf angewiesen. Künftige Designs in 45 nm könnten möglicherweise daraus Nutzen ziehen, dann könnten wir High-k-Gate-Dielektrika zum Einsatz bringen.
Nehmen Sie wie Intel auch Hafnium dafür?
Wieczorek: Es gibt nicht viele High-k-Gate-Dielektrika, die für den Einsatz in CMOS-Transistoren in Frage kommen. Und Hafnium ist von vielen Unternehmen als am vielversprechendsten dafür identifiziert worden. Auch unsere High-k-Gate-Dielektrika basieren auf Hafnium.
Um bei der Konkurrenz zu bleiben. Intel hat ja schon im November letzten Jahres die ersten 45-nm-Chips auf den Markt gebracht. Haben Sie Angst den Anschluss zu verlieren?
Wieczorek: Entscheidend für ein Produkt ist doch letztlich die Performance, die vom Kunden wahrgenommen wird. Für den Kunden ist es egal, ob der Chip in 90, 65 oder 45 nm hergestellt wurde, so lange das erreicht wird, was er verlangt. Diesbezüglich sehen wir uns nicht im Nachteil. Außerdem können wir eine Technologie sehr schnell in die Fertigung bringen.
Warum?
Wieczorek: In Dresden verfolgen wir das Konzept von »Mixed-Mode- Produktion« und Entwicklung. In der Regel gibt es ein Entwicklungslabor und eine Pilot-Line. Dort wird entwickelt und die Ergebnisse werden in die Fertigung überführt.
In Dresden ist es so, dass wir Forschung und Entwicklung in der laufenden Produktionslinie durchführen. Das hat den Vorteil, dass wir Innovationen sehr zeitnah qualifizieren und in die Fertigung überführen können. Das bedeutet, dass viele Kollegen eine Doppelfunktion haben, nämlich in der Fertigung und im F&E-Bereich.
Welche Vorteile hat das?
Buchholtz: Wir machen unsere F&E-Arbeit praktisch in der Produktion. Wenn man einige Stellen im Prozess ändert, dann weiß man, dass die Ergebnisse nur von den Änderungen herrühren, die man gemacht hat, und nicht von irgendwelchen Variabilitäten vorher oder nachher im Prozess. Es gibt aber auch Einschränkungen. Man kann nicht einfach fremde Materialien in die Produktionsumgebung einbringen. Da ist eine Forschungslinie flexibler.
Was wird in Dresden entwickelt und was kommt aus den USA?
Wieczorek: Hier in Dresden haben wir mehrere funktionale Einheiten. Wir haben unsere Fabs, wir haben aber auch das Dresden Design Center. In unserer Flagship-Fab, der Fab 36 erfolgt die Technologie-Entwicklung. Das heißt die Produktionsreife unserer Technologien herstellen, die wir zusammen mit unserem Partner IBM vorentwickeln. Außerdem werden unsere Technologien kontinuierlich verbessert.
Buchholtz: Die breite Vorentwicklung, in der viele unterschiedliche Wege verfolgt werden, erfolgt mit IBM in den USA. Die Prozesse, die wir aus dieser Technologiepartnerschaft bekommen, müssen dann an die konkreten Anforderungen der Produktion angepasst werden
Wieczorek: Das Design der Chips kommt allein von AMD. Das Dresden Design Center ist Teil eines globalen Design-Netzwerkes. Speziell arbeitet es an bestimmten Building-Blöcken der Mikroprozessoren.
Jobangebote+ passend zum Thema
- Fab in Dresden ist für 32 nm gerüstet
- Was ist »strained silicon« der vierten Generation?
- Fab in Dresden ist für 32 nm gerüstet
